Tolvkjerne kommer i 2010

[floffan]

Og intel vil komme med sin 80-kjerners cpu i 2010??

[Blackey]

Jeg tror Intel sin QPI+MESIF+includive cache kommer til å kjøre fra AMD sin HTT+MOESI+exclusive cache med god margin. Nå skal imidlertid AMD også over på exclusive cache etter hvert. Vet ikke når. Minneytelsen ser ut til å gå i favør Intel også, med 3xDDR3 på DP plattformen og 4X FBD2 med mulighet for FBD2->DDR3 bridge (mill broks) på MP plattformen. For større systemer kommer cache directory i tillegg, men det er vel ikke bekreftet om Xeon MP får dette. Det kan bli forbeholdt IPF.

 

Hadde vært fint om du kunne forklare litt mer om betydningen av exclusive cache, samt forskjellene i minneeffektiviteten.

[Prognatus]

Alltid kjekt med flere kjerner, men jeg håper ikke effektkurven går like mye opp som antall kjerner.

Tror det var enten på Hot Hardware(!) eller Toms Hardware jeg leste dette - at tester de gjorde viste at firekjernen Intel Quad Q9450 (Penryn) i praksis har en TDP på 65W, d.v.s. den kunne hatt det offisielt og Intel ville fremdeles ha sine ord i behold, men de safet og ga den 95W istedet. Men, altså, i praksis er den snillere på strøm og varme. Det betyr at de kan lage en 8-kjerner i dag med to slike Q9450-kjerner og fremdeles holde seg innenfor 135W TDP.

Endret 8. mai 2008 av Prognatus

[Simen1]

Og intel vil komme med sin 80-kjerners cpu i 2010??

Hvis du skal bruke en så kreativ definisjon på hva en CPU er for noe så lanserer AMD i neste uke en CPU med 480 kjerner.

[leifeinar]

Tror det var enten på Hot Hardware(!) eller Toms Hardware jeg leste dette - at tester de gjorde viste at firekjernen Intel Quad Q9450 (Penryn) i praksis har en TDP på 65W, d.v.s. den kunne hatt det offisielt og Intel ville fremdeles ha sine ord i behold, men de safet og ga den 95W istedet. Men, altså, i praksis er den snillere på strøm og varme. Det betyr at de kan lage en 8-kjerner i dag med to slike Q9450-kjerner og fremdeles holde seg innenfor 135W TDP.

 

vet du om dette er målinger ved undercolting? det jeg har sett av q9450 er at den ofte legger seg på rundt 1,24v stock, mens den faktsk er stabil ved 0,95v. da snakker vi vel en tilnermet halvvering av TDP allerede. får vi en sånn på 32nm ser jeg ingen grunn til at 12 kjærner skal være vanskelig.

 

en lien utfordring er og få flere ting som kan dra nytte av multi cores

[Anders Jensen]

Hadde vært fint om du kunne forklare litt mer om betydningen av exclusive cache, samt forskjellene i minneeffektiviteten.

Forskjellen på inclusive og exclusive cache er at f.eks en inclusive L2 cache vil holde en kopi av det som ligger i alle L1 cache som er plassert mellom respektive L2 og CPU mens en exclusive cache ikke vil holde slike kopier. Gitt samme kapasitet på de respektive L1 og L2 cachene så vil et system med exclusive cache ha en større samlet kapasitet og det kan gi fordeler i singel kjerne/singel CPU systemer og da særlig hvis L2 ikke er veldig mye større enn L1. I multi kjerne/multi CPU systemer er det fordel meg inclusive cache fordi det hjelper til å avlaste L1 cache. L1 vil i alle systemer få veldig mange forespørsler fra sin lokale CPU kjerne, men i multi CPU systemer vil den i tillegg få forespørsler fra de andre kjernene i systemet noe som gjør at L1 kan bli overbelastet og dermed sinke hele systemet. Ved bruk av inclusive L2 (eller L3) cache vil mange forespørsler fra eksterne kjerner stoppe i L2 (eller L3).

 

Jeg er ikke helt sikker på hva du mener meg minneeffektivitet. Slik det er i dag har AMD to kanaler per sokkel, mens neste gen. Intel CPU vil ha tre eller fire kanaler per sokkel. Så med mindre AMD øker antall kanaler per sokkel, så vil de naturlig nok henge etter på likt prisede systemer siden det å gå opp i antall sokler gjerne har større innvirkning på prisen til systemet enn prisen på prosessoren i soklene.

Endret 9. mai 2008 av Anders Jensen

[Prognatus]

Tror det var enten på Hot Hardware(!) eller Toms Hardware jeg leste dette - at tester de gjorde viste at firekjernen Intel Quad Q9450 (Penryn) i praksis har en TDP på 65W

vet du om dette er målinger ved undercolting?

Det var på standard volt, ikke undervolting. Finner ikke igjen den artikkelen nå i farten (vet at jeg har linket til den i et innlegg her tidligere...), men jeg ville ha husket det dersom det var snakk om undervolting.

 

Poenget er at Intel når som helst er i stand til å lage en 8-kjerner. Med Nehalem blir det enda enklere. Det er kun manglende konkurranse som hindrer dem fra å gjennomføre stuntet nå.

 

EDIT: ...og når man snakker om sola, så skinner den:

 

Intel squeezes six-core processor into 65 watt power envelope

Endret 24. mai 2008 av Prognatus

[Prognatus]

Apropos fremtidsvyer for prosessorer - TgDaily hadde en interessant artikkel for noen dager siden om en Intel-oppfinnelse som åpner for muligheten til å putte redesignet to-transistors DRAM-minne direkte inn i CPU-en og tidoble hastigheten til minneaksess for programmer i samme slengen: "How a forgotten Intel invention could revolutionize the CPU".

[Simen1]

Mye interessant men det var mye rot her så jeg tror budskapet kom dårlig frem.

 

Det er en grov bommert i artikkelen:

A small research team inside Intel succeeded in reducing the size of DRAM cells to only two transistors and completely removing the capacitors.

DRAM-celler har alltid bestått av én transistor og en kondensator. En av mange kilder

 

Conceivably, these two achievements could change the way how we will use DRAM in the future: For example, expensive and complex SRAM (static RAM) cells could be entirely removed from a CPU and replaced with DRAM.

Det krever i så fall at DRAM tar igjen ytelseforspranget til SRAM.

 

The resulting 2T-DRAM offers a stunning bandwidth of 128 GB/s. If Intel is successful to take the clock speed up to the level of its QX9770/9775 processors, the bandwidth would climb to 204.8 GB/s. In other words: Intel would gain more than a 10x improvement over its current L2 cache technology.

Dette stemmer heller ikke. Intels nåværende L2 cache har en båndbredde på ca 60 GB/s på 3,2 GHz firekjerner. Kilde.

 

More importantly: This approach would completely change the programming model since there are no longer any concerns over cache misses.

Dette er også feil da man fortsatt har latency-problemet. Det er ikke sagt noe ennå om at den nye 2T DRAM-cella skal ha bedre latency.

 

I følge plansjen er den nye 2T DRAM-cella bare dobbelt så tett som en (6T?) SRAM-celle. Det betyr bare en dobling i cache og er langt unna samme tetthet som vanlig DRAM.

[Prognatus]

Noe av poenget i artikkelen var at slik DRAM kunne (delvis?) erstatte SRAM i prosessoren, og da også senke prisen fordi SRAM er dyrt. Men det er jo to typer SRAM man snakker om 6-cellers og 1-celle. Den sistnevnte er dyrest. Jeg forestiller meg at hvis man går den ruten, vil man erstatte L3- og kanskje L2-cache med den nye DRAM-en og la L1-cache forbli rask 1-cellers SRAM.

[Simen1]

Den raskeste SRAM-en er 6T og 8T.

 

Prisen avhenger av arealet. Siden en 6T-design vil ta mer plass enn en 1T-design så vil også 6T-designen bli dyrest. Pris regnes f.eks i $/MB og arealet regnes f.eks i kB/mm². Areal og pris er ganske proporsjonalt.

 

Ett av de store problemene tidligere har vært at prosessen som brukes for å lage CPU-kjerner og SRAM ikke egner seg noe særlig til å produsere DRAM grunnet materialvalg til kondensatorene. Dette kan det nå bli slutt på når de nye 2T DRAM-cellene kommer uten kondensator.

[Anders Jensen]

Leste den tgdaily artikkelen for et par dager siden. Tenkte først å lenke den til noen forum fordi det er veldig interessant stoff, men etter å ha lest hele greia så jeg at den bare er et langt mareritt av unøyaktigheter og missforståelser.

 

Det er imidlertid kjent at Intel ønsker å implementere større mengder adresserbar RAM på enkelte av sine brikker og da spesielt til GPU konkurrenter siden dette gir svært bra båndbredde per watt samtidig som at kapasitetsbegrensningen ikke er så stort et problem her. Også mulig at fremtidige prosessorer kan få DRAM basert L3 eller L4 cache, men L2 og L1 vil nok være forbeholdt 6T SRAM i overskuelig fremtid.