Gå til innhold
🎄🎅❄️God Jul og Godt Nyttår fra alle oss i Diskusjon.no ×

Første XMP-moduler klare


Anbefalte innlegg

Videoannonse
Annonse
Nå har de første DDR3-modulene med støtte for XMP sett dagens lys. Corsair var først ute, med tre minnemoduler i Dominator- og XMS3 HDX-familiene. Samtlige av disse kjøres med innstillingene CL7-7-7-20.

 

Litt off-topic her, men CL-7-7-7-20 er ikke det ekstremt tregt egentlig? Med tanke på at DDR1 hadde CL-2-2-2-3 på de mest dyre og ekstreme modellene for ett par år siden? Er ikke helt innført i hvordan cas latencyen fungerer på videre DDR oppfølgere som DDR2 DDR3 osv.

Lenke til kommentar

Nei det er ikke ekstremt tregt, da du må regne deg frem til forsinkelsen i brikken til slutt som er et produkt(?) av latency SAMT frekvens.

 

Altså, 7-7-7-20 @1800MHz ligger vel på rundt 9ns(?), mens gamle 2-2-2-3 på 400MHz ligger på gode... Simen1, gidder du?

Endret av daniel_984
Lenke til kommentar
Takker og bukker :D

 

Kikka litt på Wiki for se om det fantes noe regneark på det stykket, men fant jo ingenting :(

 

Edit: mao, er ikke sikker på om det jeg påsto (9ns) er riktig.

9533612[/snapback]

 

Hva blir den effektive forsinkelsen til en minnemodul? Det er mer enn bare CAS-tallet som er avgjørende - frekvensen modulen opererer på spiller også i høyeste grad inn.

 

Latency målt i tid (nanosekunder) =

 

2000 * latency målt i antall klokkesykluser / dataraten målt i effektive MHz

 

Noen eksempler:

DDR-400 CL2: 2000 * 2 / 400 = 10

DDR2-800 CL4: 2000 * 4 / 800 = 10

DDR3-1066 CL7: 2000 * 7 / 1066 = 13,1

 

kilde: http://www.hardware.no/nyheter/minne_ram/s...opp_ddr3_/41222

Lenke til kommentar
Oki, visste ikke at Mhz'n holdt i lag med CL'n, takker og bukker for forklaringen =)

9534444[/snapback]

En liten forklaring på hvorfor det er sånn: CL er en forsinkelse mellom når minnekontrolleren sender ut forespørsel til minnet til de forespurte dataene er på vei tilbake. CL måles i antall klokkesykluser. F.eks 5 klokkesykluser.

 

Hastigheten på minnet i MHz er et mål på antall klokkesykluser per sekund. 400 MHz er 400 millioner klokkesykluser per sekund. En minneaksess på CL5 tar altså 5 av disse klokkesyklusene før dataene er på vei tilbake. Dersom man har raskere minne, f.eks 500MHz så blir det 500 millioner klokkesykluser per sekund. Hvis det fortsatt er CL5 så vil det altså ta kortere tid før dataene er på vei tilbake.

 

Så, hvordan er sammenhengen mellom tid (forsinkelse) og frekvens (antall klokkesykluser per sekund? Jo, den sammenhengen finner man ved den nevnte linginga. 500 MHz er 500 millioner klokkesykluser per sekund. Eller sagt på en annen måte: 1 klokkesyklus hvert 2. nanosekund. (Nanosekund = en milliarddels sekund)

 

En aksess på 500 MHz og 5 klokkesykluser vil dermed ta 5 stk klokkesykluser av 2 nanosekunder. Totalt 10 nanosekunder.

 

Merk at DDR gjør regnestykket litt mer komplisert. DDR er oversending av 2 signaler per klokkesyklus. Man må altså huske å skille på klokkefrekvens (MHz) og datarate (MT/s). DDR2-800 kalles ofte 800MHz, men det er egentlig 400 MHz klokkefrekvens og 800 MT/s datarate. Det er klokkefrekvensen, 400MHz som skal brukes. (800 delt på 2). Alternativt kan man putte 2-tallet på riktig plass i ligninga og ta hensyn til DDR der. Ligninga som er nevnt tar nettopp det hensynet:

 

Latency målt i tid (nanosekunder) =

 

2000 * latency målt i antall klokkesykluser / dataraten målt i effektive MHz.

Lenke til kommentar

Opprett en konto eller logg inn for å kommentere

Du må være et medlem for å kunne skrive en kommentar

Opprett konto

Det er enkelt å melde seg inn for å starte en ny konto!

Start en konto

Logg inn

Har du allerede en konto? Logg inn her.

Logg inn nå
  • Hvem er aktive   0 medlemmer

    • Ingen innloggede medlemmer aktive
×
×
  • Opprett ny...