Nyheten "Mer informasjon om Hammer"

[Simen1]

AMD sier Hammer har rundt 100M transistorer. Dette gjelder sikkert Opteron-versjonen med 1MB L2 og ikke Athlon 64 versjonen med 256kB L2. Jeg er litt nyskjerrig på hvor mye av disse 100M transistorene som er kjerne og hvor mye som er L2.

 

For å få en pekepinn på det sjekket jeg opp hvor mange transistorer de forskjellige prosessorene har http://www.sandpile.org/ og ut fra forskjellene prøvd å finne ut hvor mye som går til L2-cache og hvor mye som går til kjerne + L1-cache.

 

Her er hva andre CPU'er har: (ca tall)

Celeron: __ 7,5M (inkl 32kB L1) (no cache)

Celeron A: 7,5M (inkl 32kB L1) + 11,5M (til 128kB L2 cache)

Pentium II: 7,5M (inkl 32kB L1) (off die cache)

------------------------------------------------------------------

K6: ___ 8,8M (inkl 84kB L1) (off die cache)

K6-2: _ 9,3M (inkl 84k L1 og 3D Now!) (off die cache)

K6-III: 9,3M (inkl 84k L1 og 3D Now!) + 12M (til 256kB L2)

------------------------------------------------------------------

Orginale Athlon: 22 M (inkl 128kB L1) (Off die L2)

Duron Spitfire: 21 M (inkl 128kB L1) + 4 M (til 64kB L2)

Athlon Tbird: __ 21 M (inkl 128kB L1) + 16 M (til 256kB L2)

Duron Morgan: __ 20,9M (inkl 128kB L1) + 4,1M (til 64kB L2)

Athlon PM/Tbred: 20,9M (inkl 128kB L1) + 16,4M (til 256kB L2)

------------------------------------------------------------------

Celeron CM: _ 9,5M (inkl 32kB L1) + 18,6M (til 128kB L2*)

Pentium 3 CM: 9,5M (inkl 32kB L1) + 18,6M (til 256kB L2)

Celeron T: __ 9,5M (inkl 32kB L1) + 34,5M (til 256kB L2*)

Pentium 3 T: 9,5M (inkl 32kB L1) + 34,5M (til 512kB L2)

------------------------------------------------------------------

Pentium 4 WM: 29M (inkl 8kB L1) + 13M (til 128kB L2*)

Celeron WM: _ 29M (inkl 8kB L1) + 13M (til 256kB L2)

Pentium 4 NW: 29M (inkl 8kB L1) + 26M (til 256kB L2*)

Celeron NW: _ 29M (inkl 8kB L1) + 26M (til 512kB L2)

* Halvparten av L2-cachen er koblet ut.

 

Vi kan sikkert anta at kjernen i clawhammer har flere transistorer enn Athlon's 22M, og at L1 cachen er samme størrelse (128kB). Så kan vi sikkert også anta at clawhammers L2-cache har flere transistorer pr kB enn Athlon's 16,4M/256kB da dette tallet også ser ut til å ha en økende tendens.

 

Dvs. at clawhammer sansynligvis har mellom 22M og 34,4M transistorer til kjernelogikk og L1-cache. Og at den har mellom 65,6M og 78M transistorer i L2-cachen.

 

Athlon 64 har bare 1/4 av L2 cachen og dermed 16,4M - 19,5M transistorer i L2 cachen. (41,5M - 50,8M totalt)

 

Siden transistortettheten på L2 cache og kjerne kan være veldig forskjellig er det ikke lett å estimere hvor stor arealandel av kjernen som går med til L2-cache.

 

NB. legg merke til at det er mye antagelser og ca-tall her så vennligst ikke kveruler på småfeil.

[Knuty]

Ser jo ut som en fornuftig tolkning dette.

Tydelig at du har brukt en del tid på dette. :smile:

 

Hvorvidt alt stemmer eller ikke, er ikke jeg rette mannen til å svare på.

[Hårek]

Hvordan har det seg at antallet transistorer til en 512KB cache varierer?

512 KB er 4Mbit, og hvis det er 4 transistorer per bit så blir det 16 millioner transistorer. Her mener de forresten at det bare brukes 2 transistorer per bit.

[kaka13]

Quote:

Den 2002-11-29 18:23, skrev Knuty: Ser jo ut som en fornuftig tolkning dette. Tydelig at du har brukt en del tid på dette. :smile: Hvorvidt alt stemmer eller ikke, er ikke jeg rette mannen til å svare på.

 

enig med deg =)

[Simen1]

Quote:

Den 2002-11-29 18:44, skrev hårek: Hvordan har det seg at antallet transistorer til en 512KB cache varierer?

Cache er Sram. De har som regel har 2-6 transistorer per minnecelle (bit) avhengig av hvilken design som er brukt. I tillegg kommer kontroll-logikken som også kan betraktes som en del av L2-cachen. Forskjellene er sikkert forskjell i design som er brukt og hvor avansert L2-cache kontrolleren er. Ellers har jeg ikke så veldig god forklaring, bortsett fra at det totale transitortallet øker fra x til y transistorer ved økning fra 256kB til 512kB L2.

[Simen1]

Quote:

Den 2002-11-29 18:23, skrev Knuty: Ser jo ut som en fornuftig tolkning dette. Tydelig at du har brukt en del tid på dette. :smile: Hvorvidt alt stemmer eller ikke, er ikke jeg rette mannen til å svare på.

Joda, brukte faktisk 3 kvarter. Gleder meg jo til hammer kommer og funderte litt på det når jeg så nyheten.

 

Ja, det er jo mye antagelser her. Håper det stemmer da. Vi får se når den kommer så skal jeg linke tilbake til denne tråden :grin:

 

Kort oppsummert er antagelsen min:

Kjernelogikk: 22-34,4M Transistorer (Tipper ca 32M)

256kB L2 cache: 16,4-19,5M Trans. (Tipper ca 17M)

1MB L2 cache: 65,6-78M Transistorer (Tipper ca 68M)

 

[ Denne Melding var redigert av: Simen1 på 2002-11-29 19:51 ]

[Simen1]

Yess!

Det 5 måneder gamle estimatet mitt stemte jo forbløffende bra.

 

De offisielle tallene er 105,9M transistorer og et areal på 193 mm^2. Selv om Opteron utvliker veldig lite varme (rundt 40W har blitt antydet) så vil den store kjerne størrelsen ytligere senke temperaturen. (Lavere varmetetthet) Arealbruken til L2-cachen er ca 50%.

 

Kjernen ser forsåvidt slik ut: