Lover høyere ytelse enn Intels firekjerne

[int20h]

AMD forventer 40 prosent høyere ytelse på sine firekjerneprosessorer enn Intels "Clovertown" firekjernearkitektur.

Les mer

[Anders Jensen]

Ser generelt veldig bra ut denne. Fint at AMD endelig begynner med L3 cache. Det er på minst like høy tid som at Intel begynner med integret minnekontroller... selv om det nok ligger litt lengre frem i tid. Ser imidlertid ut til at L3 er exclusive, så hvis L1 også er exclusive til L2 vil de fortsatt få performance trashing i store systemer pga for mange eksterne forespørsler helt inn til L1.

 

Fint at de koster på med god FP ytelse også, selv om jeg personlig er mest interessert i 16bit SIMD integer ytelse for tiden.

Endret 24. januar 2007 av Anders Jensen

[Empty]

"Barcelona" blir laget ved å sette fire enkle kjerner på én sokkel, i motsetning til Intel som har satt to dobbelkjerner sammen for å danne "Clovertown".

Er det noen som vet hva fordelen med fire enkle kjerner istedet for to dobbeltkjerner ?

[simalarion]

Forventer er jo et sterkt ord

[Anders Jensen]

"Barcelona" blir laget ved å sette fire enkle kjerner på én sokkel, i motsetning til Intel som har satt to dobbelkjerner sammen for å danne "Clovertown".

Er det noen som vet hva fordelen med fire enkle kjerner istedet for to dobbeltkjerner ?

7787000[/snapback]

Navtive quadcore har en del kjappere kommunikasjon mellom kjernene, noe som er kjekt når de kjører flertrådede programmer fordi de tendenserer til å kommunisere mellom kjernene relativt ofte. For multitasking er det stort sett uviktig siden det er liten eller ingen informasjonsutveksling mellom kjernene. Native quadcore er imidlertid en del dyrere å produsere på 65nm med de kjernestørrelsene som det her er snakk om.

Endret 24. januar 2007 av Anders Jensen

[Uberbox]

Dette tror jeg bare sånn passelig på. Intels nye dobbeltkjerne Xeon CPU'er (5160)slår tilsvarende Opteron i de fleste benchmarks - tror ikke det forandrer seg så mye når vi går over på fire kjerner. AMD må komme opp med ny arkitektur for å slå Core teknologien til Intel.

[Vod kaNockers]

Dette tror jeg bare sånn passelig på. Intels nye dobbeltkjerne Xeon CPU'er (5160)slår tilsvarende Opteron i de fleste benchmarks - tror ikke det forandrer seg så mye når vi går over på fire kjerner. AMD må komme opp med ny arkitektur for å slå Core teknologien til Intel.

7787033[/snapback]

Er det ikke ny arkitektur det er snakk om her?

[Simen1]

Lover høyere ytelse enn Intels firekjerne

Dette ser ut til å være helt i tråd med en analyse gjort tidligere denne måneden:

 

X-bit labs: Intel Clovertown Will Not Have Competitive Performance – Analyst.

While Intel Corp. may beat its rival Advanced Micro Devices in terms of time-to-market with its quad-core processors, such chips will not offer customers absolutely highest performance possible due to their design, according to claims made by Insight 64 analyst Nathan Brookwood.

 

"Barcelona" blir laget ved å sette fire enkle kjerner på én sokkel, i motsetning til Intel som har satt to dobbelkjerner sammen for å danne "Clovertown".

Dette stemmer ikke. Barcelona er jo 1 stk stor firekjerne satt på en sokkel, ikke 4 enkeltvise kjerner satt sammen som mosaikk.

 

Beklager, jeg tenkte helt feil. FEIL:

Klikk for å se/fjerne innholdet nedenfor

*Fjernet pga grov feil*

Forøvrig er Conroe (som er byggestendene til Woodcrest og Clovertown) mer å regne som 2 separate kjerner på 1 brikke siden de kommunisterer over FSB og ikke via en rask intern kobling slik som AMDs dobbeltkjerner. Man kan dermed betrakte Clovertown som 4 separate kjerner på 2 stykker silisium på 1 sokkel, mens Barcelona blir 4 integrerte kjerner, på 1 stykke silisium på 1 sokkel.

*Fjernet pga grov feil*

Endret 24. januar 2007 av Simen1

[Simen1]

Ser generelt veldig bra ut denne. Fint at AMD endelig begynner med L3 cache. Det er på minst like høy tid som at Intel begynner med integret minnekontroller... selv om det nok ligger litt lengre frem i tid. Ser imidlertid ut til at L3 er exclusive, så hvis L1 også er exclusive til L2 vil de fortsatt få performance trashing i store systemer pga for mange eksterne forespørsler helt inn til L1.

7786989[/snapback]

Hvis CPU 7 venter på kritiske data som ligger i L1 på CPU 0 så må det vel være en fordel at den får det noen klokkesykluser raskere enn om det hadde ligget i en inclusive L3 cache selv om det "stjeler" en potensiell L1-aksess fra CPU 0? Ikke at jeg tror dette vil skje særlig ofte akkurat.. Sansynligheten for at det skal ligge i 64 kiB L1 Datacache av en minnemengde på X antall GiB er vel som regel ganske liten for de fleste typer kode.

 

Fint at de koster på med god FP ytelse også, selv om jeg personlig er mest interessert i 16bit SIMD integer ytelse for tiden.

7786989[/snapback]

Da er det jo godt at antall SSE-enheter dobles i barcelona i forhold til K8.

Barcelona skal klare 2*128bit SSE-instruksjoner (og tilhørende loads og stores) per klokkesyklus.

 

AMD må komme opp med ny arkitektur for å slå Core teknologien til Intel.

7787033[/snapback]

Er det ikke ny arkitektur det er snakk om her?

7787075[/snapback]

Jepp, dette er en ganske så ny (oppgradert) arkitektur.

[MaX [NOR]]

Er det noen som vet hvilkne sokler denne prossor serien kommer på ?

Har hørt noe om AM3 men som også skal støtte AM2, men da med redusert støte for enkelte operasjoner.

 

Eller er jeg på bærtur her ?

[Vod kaNockers]

Det er først AM2+ som kommer, AM3 kommer litt senere, etter AM2+.

[Simen1]

Den med kodenavn Barcelona er beregnet på servere og kommer til sokkel F og skal være kompatible med alle nåværende server-hovedkort med sokkel F. (Det er sagt offisielt av AMD).

 

Litt senere, i 3. kvartal i år skal det komme utgaver til sokkel AM2 og AM2+. Det er sagt fra mange hold at de blir kompatible med dagens hovedkort, men det har jeg ikke sett uttalt offisielt fra AMD. Det er videre sagt at forskjellen på å bruke de i sokkel AM2 og AM2+ er støtten for PCIe v2 og HyperTransport v3.0. Jeg tror ikke den forskjellen vil bety noe nevneverdig for folk flest.

[Coffie=JavaCode]

Skeptisk.

 

40% er vel sykt mye, 40% i noen spessielle oppgaver er jo normalt. Allround nei. Hele 2x2 vs 1x4 ytelses samenligninger har etter mitt syn gått alt for langt og at forskjellende er så små at det ikke er verdt å snakke om. Det er snakk om promiller, hvis du ser i forhold til prossesor arkitekturen. AMD har nå en god stund vært desidert best på x86 i err glemt ordet men synergy effect lignende ting ( litt flau).

 

Jeg ville blitt overasket om Intel kommer ut som ytelses vinneren i clown mot barca, men tror det er snakk om sub 5% forskjeller maximalt. Men damn AMD trenger some money.

[Uberbox]

Ser generelt veldig bra ut denne. Fint at AMD endelig begynner med L3 cache. Det er på minst like høy tid som at Intel begynner med integret minnekontroller... selv om det nok ligger litt lengre frem i tid. Ser imidlertid ut til at L3 er exclusive, så hvis L1 også er exclusive til L2 vil de fortsatt få performance trashing i store systemer pga for mange eksterne forespørsler helt inn til L1.

7786989[/snapback]

Hvis CPU 7 venter på kritiske data som ligger i L1 på CPU 0 så må det vel være en fordel at den får det noen klokkesykluser raskere enn om det hadde ligget i en inclusive L3 cache selv om det "stjeler" en potensiell L1-aksess fra CPU 0? Ikke at jeg tror dette vil skje særlig ofte akkurat.. Sansynligheten for at det skal ligge i 64 kiB L1 Datacache av en minnemengde på X antall GiB er vel som regel ganske liten for de fleste typer kode.

 

Fint at de koster på med god FP ytelse også, selv om jeg personlig er mest interessert i 16bit SIMD integer ytelse for tiden.

7786989[/snapback]

Da er det jo godt at antall SSE-enheter dobles i barcelona i forhold til K8.

Barcelona skal klare 2*128bit SSE-instruksjoner (og tilhørende loads og stores) per klokkesyklus.

 

AMD må komme opp med ny arkitektur for å slå Core teknologien til Intel.

7787033[/snapback]

Er det ikke ny arkitektur det er snakk om her?

7787075[/snapback]

Jepp, dette er en ganske så ny (oppgradert) arkitektur.

7787192[/snapback]

 

Det er ikke noen ny arkitektur fra AMD - det er samme gamle Athlon 64 teknologi som er polert og pusset på i årevis. Ikke noe galt i seg selv, men er det ikke på tide å gjøre som Intel gjorde med MicroBurst teknologien (P4); nemlig hive den på dør og erstatte med noe bedre? Quad-Father / 4x4 plattformen til AMD er vel beviset på at AMD har strukket strikken litt vel langt - makan til desperat produktlansering skal man lete lenge etter (vi har også fire kjerner - haha).

 

Håper virkelig for AMDs skyld at de har noe i ermet - for tiden sliter de med tapte markedsandeler (de annonserte nettopp underskudd også) og teknologisk er de akterutseilt. De har nettopp fått noen CPU produktlinjer over på 65nm - Intel er på full fart over på 45nm - der er ikke AMD før tidligst neste år en gang.

 

Når intel kommer med ekte firekjerner basert på Core teknologien (samt integrert minnekontroller) vil nok AMD slite enda mer.

[Quintero]

Det er ikke noen ny arkitektur fra AMD - det er samme gamle Athlon 64 teknologi som er polert og pusset på i årevis.

7787450[/snapback]

Jo, dette er en ny arkitektur, selv om den bygger på tradisjonelle K8.

 

Så langt har poleringen av A64 stort sett handlet om prosesskrymping og bugfixes, mens de kommende kjernene blir AMDs første virkelige redesign på tre-fire år. Endringene som Barcelona & Co vil få er allerede ramset opp i tråden, og betyr et større sprang enn hva vi har sett til nå.

[Uberbox]

Det er ikke noen ny arkitektur fra AMD - det er samme gamle Athlon 64 teknologi som er polert og pusset på i årevis.

7787450[/snapback]

Jo, dette er en ny arkitektur, selv om den bygger på tradisjonelle K8.

 

Så langt har poleringen av A64 stort sett handlet om prosesskrymping og bugfixes, mens de kommende kjernene blir AMDs første virkelige redesign på tre-fire år. Endringene som Barcelona & Co vil få er allerede ramset opp i tråden, og betyr et større sprang enn hva vi har sett til nå.

7787514[/snapback]

 

Selv om det er et større sprang enn "det vi har sett til nå" så er det ikke noen ny arkitektur ala MicroBurst -> Core. Ikke en gang i nærheten.

 

For all del, jeg håper at AMD leverer bedre ytelse - de trenger de og det er bra for konkurransen.

[Quintero]

Barcelona er jo 1 stk stor firekjerne satt på en sokkel, ikke 4 enkeltvise kjerner satt sammen som mosaikk. Forøvrig er Conroe (som er byggestendene til Woodcrest og Clovertown) mer å regne som 2 separate kjerner på 1 brikke siden de kommunisterer over FSB og ikke via en rask intern kobling slik som AMDs dobbeltkjerner. Man kan dermed betrakte Clovertown som 4 separate kjerner på 2 stykker silisium på 1 sokkel, mens Barcelona blir 4 integrerte kjerner, på 1 stykke silisium på 1 sokkel.

7787088[/snapback]

De to kjernene i Conroe er vel ikke avhengige av FSB for å kommunisere? I Kentsfield må de to silisiumbrikkene kommunisere over FSB, men i vanlig dualcore er vel kjernene på samme brikke, og oppdateres via sin delte L2.

 

 

Angående kommunikasjon mellom kjernene i dobbeltkjerner, reiser denne testen noen spørsmål om AMDs interne kobling:

 

Conclusion

 

None of the processors with separate caches tested in this review can perform fast data transfers between the cores. Intel’s Core Duo (Yonah) and Conroe, each with a shared L2 cache, are the only processors that ensure fast processing of the same data block by two cores, yet their speed is limited too when the common data are modified.

http://www.xbitlabs.com/articles/cpu/displ...r-analysis.html Endret 24. januar 2007 av Quintero

[Anders Jensen]

auau Simen1. Du må lese deg opp på Core2 arkitekturen, delt cache og direkte L1 til L1 link osv.. svir å se all den feilinformasjonen du forer leserne med.

 

Ellers er L3 tilgangen raskere enn L1 tilgangen når en kommer utenfra (unntak for Core2 ved komm. internt på samme brikke). Problemet med exclusive cache er forøvrig ikke at det tar lengre tid å hente en verdi fordi en må helt inn til L1 for det må en nemlig også for inclusive cache i de tilfellene verdien eksisterer i prosessorens cache siden L1 kan ha nyere verdi enn L2 og L3, men med inclusive cache kan en blokkere et stort antall eksterne kall som uansett ikke finnes i L1 cache (altså ekstern cache miss, gjerne som følge av broadcast hvor bare en cache har den riktige verdien). Det gjør at den kjernen som eier L1 cachen blir mindre forstyrret. Problemet blir tildels stort når en har mange kjerner noe som delvis forklarer hvorfor så godt som ingen bryr seg om 8 socket Opteron i dag.

 

Forøvrig er Barcelona en av de prosessorene jeg vurderer til en klynge jeg ønsker å bygge on ca et års tid, men jeg regner jo med at den må måle seg mot 45nm Core2 prosessorer så jeg er vel i beste fall avventende...

Endret 24. januar 2007 av Anders Jensen

[VikinGz]

Håper AMD kommer seg bort fra de tallene de la fram sist nå... etter overtagelsen av ati har AMD vist veldig dårlige tall.. så det skal vell inn en ny strategi snart å tenker jeg meg

[Simen1]

Huffda. Jeg tenkte ganske feil der ja. Får prøve å rydde opp etter meg i det innlegget best mulig. Conroe er selvfølgelig langt mer integrert enn at den kommuniserer over FSB. Jeg tenkte på en viss tidligere intel-arkitektur etter å ha lest gjennom noen artikler og koblet trådene helt feil. (ikke på brikken, men i hodet)

 

Macfan: Jepp, 40% er sinnsykt mye. Jeg tviler også på at det gjelder generelt, men i enkelte applikasjoner kan det sikkert bli så mye. Ellers så tror jeg effekten av intern kommunikasjon godt kan være langt høyere enn de promillene du skriver i beregningsmessig tette flertrådete applikasjoner. Spill og typiske desktop-benchmark er en helt annen sak.