Hva kan matche denne P4???

[Skallbaink]

Ok vi tenker oss litt fremover i tid.

Vi har Springdale ( 200 MHZ FSB)men som effektivt blir 800 MHZ grunnet DDR og dual minnekanaler hvis jeg har forstått det rett.

En p4 HT 2.4 GHZ vil da etter det jeg har råd til og hva jeg forstår ha en multiplier på 12! (12*200=2400 MHZ) dvs ikke akkurat lett å overklokke hvis multiplieren er låst noe en må gå ut fra. For å få den opp på 3 GHZ må en da kjøre bussen til 250 MHZ.

En ting er om CPU'en tåler det ( hva tror dere?)

Chipsettet ???

Minne vil nok være en smal sak siden en antagligvis vil ha 500 MHZ fra Crosair eller andre... de kjører jo 435 allerede) Noe som medfører en effektiv minne hastighet på 1 GHZ(dual)

 

Hvilket AMD athlon 64 matcher dette?

[Dollar]

Svarene kan bare tiden vise, men TPI (poeng skalaen) på Athlon-64 blir sikkert justert slik at en P4 3.2GHz er omtrendt som en Athlon64 3200+.

 

Hva overklokking angår kommer det neppe til å være noe problem. At prosessor overklokking (i vanlig forstand) begrenses av hovedkort/chipsett virker lite sannsynlig.

[rondespiret]

Hmm, det blir nok ikke riktig slik... Det er vel heller snakk om en ny prosessor med 800MHz fsb, så vidt jeg har forstått vil neste generasjon Intel bli utstyrt med 800/533 fsb.

 

La oss heller si 200*16=3200, det høres bedre ut...

 

Intel CPU roadmap 2003

[Skallbaink]

Nei tviler på at det stemmer 800 mhz fsb... det kommer av at CPU'en har quadro pumped fsb (4*200) og for å finne minne på samme FSB 800 ( lager en DDR 200 = 400*2 dual minne kanal= 800 MHZ)

 

Redigert: jeg skjønner at Athlon 64 kommer til å konkurrere med dette systemet hvis de greier å få minne strømmen på likt nivå som Intels p4 eller???

 

[ Denne Melding var redigert av: Skallbaink på 2002-11-24 22:02 ]

[rondespiret]

Den 2002-11-24 22:00, skrev Skallbaink:

Nei tviler på at det stemmer 800 mhz fsb... det kommer av at CPU'en har quadro pumped fsb (4*200) og for å finne minne på samme FSB 800 ( lager en DDR 200 = 400*2 dual minne kanal= 800 MHZ)

 

Jo, det stemmer med fsb på 800MHz :smile: . Det er akkurat det det gjør, og man skal ikke se bort ifra at Intels første chipset med støtte for dual DDR400 kommer samtidig med nye prosessorer som har 800MHz fsb.

[pskard]

Husk at det er mer enn bare minnebåndbredde som avgjør ytelse! Athlon trenger ikke på langt nær så mye minnebåndbredde som P4 for å yte bra. Når det er sagt, så skal det komme Hammer med doble DDR kanaler som vi nå ser på hele XP serien.

 

Personlig tror jeg AMD ser på mulighetene for å lage alle Hammer med dual DDR frem mot Q1/Q2. Hammer har også integrert minnekontroller som gjør den ufattelig mye mer effektiv (latency = 0) enn den tradisjonelle Northbridgen som XP/P4 har.

[Skallbaink]

jeg tror vi er enig, 800 mhz fsb pga quad pumped bus..men dere som har peil på Athlon 64, hvoradn vil et system basert på AMD se ut med minne buss hastighet osv...

 

_ok ser at et innnlegg kom inn før meg her..:smile:________________

------------------------

ASUS P4B553-V

P4 1,8 Ghz@2,62 Ghz

Gf ti4200 POV @ 304/668 (ikke maxet)

Samsung 512 DDR 333@368

WD 120 GB 8 Mb cache + 60 GB IBM

2mbits NGT

 

[ Denne Melding var redigert av: Skallbaink på 2002-11-24 22:35 ]

[rondespiret]

Quote:

Den 2002-11-24 22:31, skrev pgressum: Husk at det er mer enn bare minnebåndbredde som avgjør ytelse!

 

Ja, det er den tiden det tar å utføre arbeidsoperasjonene som er interessant. Og selvsagt prisen på å få dem utført :smile: som i AMDs tilfelle er mer til fordel for kunden enn hos Intel.

[Skallbaink]

ok forstår Athlon 64 bedre nå...Med DDR dual blir den løsningen meget vanskelig å slå ytelse(kanskje best)/pris

 

 

 

[ Denne Melding var redigert av: Skallbaink på 2002-11-24 22:56 ]

[ØysteinI]

Quote:

Den 2002-11-24 22:31, skrev pgressum: Husk at det er mer enn bare minnebåndbredde som avgjør ytelse! Athlon trenger ikke på langt nær så mye minnebåndbredde som P4 for å yte bra. Når det er sagt, så skal det komme Hammer med doble DDR kanaler som vi nå ser på hele XP serien. Personlig tror jeg AMD ser på mulighetene for å lage alle Hammer med dual DDR frem mot Q1/Q2. Hammer har også integrert minnekontroller som gjør den ufattelig mye mer effektiv (latency = 0) enn den tradisjonelle Northbridgen som XP/P4 har.

 

Den integrerte minnekontrolleren vil ikke fjerne all latency forbundet med minneoperasjoner, men vil kanskje minke denne med 25-30%. Dette vil selvsagt gi store utslag siden vanlige prosessorer idag gjerne bruker halvparten av tiden med å vente på IO-data. Intels HT fjerner jo en del av denne sløste tiden med at en tråd kan kjøres mens en annen venter ... Vi har jo sett at HT kan gi STORE utslag i ytelse med IO-intensive situasjoner. AMDs integrerte minnekontroller vil "fjerne" noe av den vanvittige sløsingen, samme som HT, så det kan bli spennende å se hvordan HT kan stille opp mot det nye Hammer-designet.

 

Om XP-serien med prosessorer får dual DDR tar jeg med en klype salt. For tiden har har AMD nok med å stable Hammer på beina. Dette har igjen ført til at Barton og en evt. oppfølger MPX760-chipsettet har fått lide for det. Jeg tror ikke AMD har resurser nok til å jobbe 100% med alle disse tre prosjektene samtidig, og det virker som om Barton bare blir en liten munnfull før de tråkker til med Athlon64. Det ville normalt ikke være store problemene å lage en versjon av Tbred/Barton som kan utnytte dual DDR, men pga AMDs begrensede resurser tror jeg dette rett og slett "koker bort i kålen".

 

Videre har AMD ikke snakket noe om dual DDR på Hammer(så langt jeg veit)... men de har nevnt at støtte for DDR-II bare vil kreve bagatelmessige forandringer i designet for å fungere. Personlig tror jeg DDR-II vil være mer aktutelt enn dual DDR-I.

[pskard]

Quote:

ufo skrev (2002-11-25 00:29): Den integrerte minnekontrolleren vil ikke fjerne all latency forbundet med minneoperasjoner, men vil kanskje minke denne med 25-30%. Dette vil selvsagt gi store utslag siden vanlige prosessorer idag gjerne bruker halvparten av tiden med å vente på IO-data.

 

Kan du poste noen link til påstanden din? Alle saker jeg har sett har poengtert at integrert minnekontroller så godt som vil fjerne minnelatency.

 

Quote:

Intels HT fjerner jo en del av denne sløste tiden med at en tråd kan kjøres mens en annen venter ...

 

HT har ikke noe med minnelatency å gjøre. Dersom du tror det må du lese litt mer om HT. HT går i korte trekk ut på å utnytte flere transistorer en CPUen ved å kjøre to tråder. Det har ingenting med latency på minne å gjøre.

 

Quote:

Om XP-serien med prosessorer får dual DDR tar jeg med en klype salt.

 

Dobbel DDR er allerede i salg for XP så jeg skjønner ikke helt poenget ditt. For å ha nevnt det så er det NFORCE2 som har dobbel DDR. Videre er det hevdet at VIA KT400a vil få det også.

 

Når det gjelder Barton så er det i grunn (dersom en skal tro hva The Inquirer m.m. har skrevet om det) også en økning til 400 FSB der. Hva er så forskjellen fra dagens XP? I hovedsak to ting:

1. Mer L2 cache -> 512 KB

2. Høyere FSB 266/333 -> 400

3. Dobbel DDR

 

Det skal gi ca 15% ytelsesøkning fra dagens XP. Videre vil die-størrelsen bli noe større (mer cache) og trolighavne på ca 90 mm2 (?) som vil gjøre at den blir lettere å avkjøle og derved lettere å skalere i hastigheter.

 

Det er sikkert et par andre tweaks der som går på å redusere strømforbruk for å få opp hastigheten ytterligere.

 

Jeg tror at vi kan se XP/Barton CPUer på opp til 2,5 GHz neste år. Om den er basert på Barton så skulle det gitt en TPI på ca 3500+. Altså en bra "Duron" til når Hammer slippes på raskere hastigheter.

[ØysteinI]

Den 2002-11-25 08:43, skrev pgressum:

Quote:

Kan du poste noen link til påstanden din? Alle saker jeg har sett har poengtert at integrert minnekontroller så godt som vil fjerne minnelatency.

 

Du kan jo lese litt på Aces Hardware:

Ace's Guide to Memory Technology Part I

Ace's Guide to Memory Technology Part II

Ace's Guide to Memory Technology Part III

 

Her kan du lese en god del om forskjellige minneteknologier og da spesielt DRAM. Den integrerte minnekontrolleren (forkortet til IM herretter) vil kunne fjerne veldig mye av den latencyen som North Brigden og FSB vanligvis står for. Ikke alt, men mesteparten. Det derimot IM ikke kan gjøre er å fjerne den latencyen som DRAM-teknologien har. Den krever CAS/RAS/RAS-to-CAS/Precharge-lantencyen. Dette er latency som kommer blant annet av avstand fra selve IM, lenge på ledere, tid for at spenninger skal stabilisere seg som enten logisk 0 eller logisk 1. Denne kan IKKE IM fjerne uten å bryte de fleste fysiske lover. AMD har antydet at ca 25-30% av den totale latencyen kan minskes med IM... noe som vil ha ganske god effekt på ytelsen til Hammer.

 

(*)Dette kommer av at når da CPU'n opplever et cache miss og må hente data fra RAM, så tar dette fryktelig lang tid sett utifra CPU'en. Bare tenk at at en hz forsinkelse i RAM'en (som går på 133Mhz) blir ganget opp ganske mye når vi tenker på multiplyeren. For å øke forståelsen får jeg vel ta et lite eksempel :

AMD XP1700 som opplever et cache miss og må hente data fra ram: (minner om 133Mhz FSB DDR, dvs data går to ganger per klokke, commandoer går EN gang. CPU står for den interne kjerne frekvensen og FSB står for den eskterne 133Mhz front side bus'n)

 

CPU sender minne-requestet til NB = 1 klokke,

NB behander minne-requestet = 1 klokke,

RAS = 2 klokker

RAS-to-CAS = 2 klokker

CAS = 2 klokker,

Overføre data tilbake til NB (første byte) = 0,5 klokke (1 klokke DDR)

Overføre data fra NB til CPU = 1 klokke ( 2 klokker DDR)

=9,5 klokke pulser før cpu får første-byte tilbake.

 

I og med at XP1700 har 11x multiplier betyr det at den har stått og kokkelimonket i 105 klokkepulser... uten å få gjort en dritt...

 

Dvs at hvis cpu skal gjøre 100 instruksjoner og har 99% cache-hit vil den bruke mer tid på å vente på data fra den ene instruksjonen, som krever minne aksess, enn den bruker på å gjøre de 99 andre (litt urealistisk eksempel, men dere skjønner poenget ? )

 

(**)Det er her IM kommer inn i bildet og kan gjøre noe nytte for seg. IM-design minker den tiden det tar å hente noe i minnet, og dermed også fjerne deler av den "sløste tiden"...

 

Quote:

HT har ikke noe med minnelatency å gjøre. Dersom du tror det må du lese litt mer om HT. HT går i korte trekk ut på å utnytte flere transistorer en CPUen ved å kjøre to tråder. Det har ingenting med latency på minne å gjøre.

 

Nei, HT har ingenting med latency direkte å gjøre. Men tror også du har misforstått litt av det HT eeeegentlig gjør. Men det har ingenting med noe mystiske transistorer som kan gjøre magiske ting heller. Så jeg får vel ta fram teskjeden her også...

 

HT benytter seg at "den sløste tiden" jeg fortalte om i (*) og (**), ved at den lar tråd nummer 2 kjøre mens tråd 1 venter på data. Den virkelige P4-prosessoren vil ALLTID være langt kjappere enn den logiske som HT "lager", siden denne har høyere prioritet enn den logiske. P4 har fremdeles bare EN kjerne og følgelig klarer den bare å gjøre EN instruksjon av gangen... dvs den kan prosessere EN tråd av gangen. Men når tråd 1 venter på data, "ser" HT at "her kan vi jaggu få gjort noe nyttig i mellomtiden" og tildeler tråd 2 litt CPU-tid. Men det går bort litt tid i å flytte på innhold i registre osv osv, så du får ikke utnyttet denne "tapte tiden" fullt ut, men den minker ihvertfall.

 

Ser du sammenhengen mellom IM og HT nå ? De søker begge å fjerne den tiden som en cpu-kjerne venter på data fra minnet. Siden minnelatencyen bedrer seg vesentlig tregere enn cpu-hastigheter, vil minnelatency og hvordan en kjerne takler høyrer minnelatencyer vil bli mer og mer viktig.

 

Quote:

Dobbel DDR er allerede i salg for XP så jeg skjønner ikke helt poenget ditt. For å ha nevnt det så er det NFORCE2 som har dobbel DDR. Videre er det hevdet at VIA KT400a vil få det også.

 

Joa, men det er chipset'et som har dobbel minnebåndbredde. Front Side Bus'en har derimot ikke blitt noe bredere. Det hjelper ikke så mye om du har 1000Gb/s båndbredde mellom minne <--> NB, hvis Front Side Bus'en bare har 2,1Gb/s ... eller tar jeg veldig feil nå? LATENCYEN har heller ikke bedret seg. Samme som at DDR266 er det samme som 266MHz SDR, er 2x DDR266 ikke det samme som 533Mhz. Latencyen har ikke bedret seg det døyt. ALLE kommandoer om å lese/skrive til minnet, og tiden det tar for å finne riktig rad/kollonne i minnet sitter fremdeles fast på 133Mhz.

 

En av grunnene til at nFORCE of nFORCE2 har såppass god ytelse er pga NB driver med caching av minne-requests. Dermed trenger ikke NB å gå helt ut i minnet når cpu'en opplever en cache-miss. Hvis du ikke tror meg, så kan du ta en liten lesning blant annet på Anandtech's to preview/analyser av nFORCE2-chipsettet. Her ser man ikke direkte stor forskjell i ytelsen mellom single modus og dual modus, med mindre man er i IO-intensive situasjoner. Og da spesielt hovedkort med integrert grafikk. Å kjøre BÅDE grafikk og cpu på SAMME DDR266-kanal vil jo gi heftige utslag siden det blir lite båndbredde til hver av dem. Når man da kjører dobbelt så mye minnebåndbredde mellom NB og minnet, vil både CPU og GPU få bedre vilkår. 2x DDR266 = 4,2Gb/s ... deler CPU og GPU likt => 4,2/s / 2 = 2,1Gb/s som er ganske nærme AMD XP's DDR266 Front Side Bus. Hovedkort som bruker vanlig eksternt skjermkort vil IKKE få samme gleden nei (siden de 64/128MB normalt er nok for å ta seg av de fleste situasjoner et skjermkort kan komme oppi.)

[rondespiret]

Quote:

Den 2002-11-25 00:29, skrev ufo: Den integrerte minnekontrolleren vil ikke fjerne all latency forbundet med minneoperasjoner, men vil kanskje minke denne med 25-30%. Dette vil selvsagt gi store utslag siden vanlige prosessorer idag gjerne bruker halvparten av tiden med å vente på IO-data.

 

I følge mine opplysninger finner CPU-en det den trenger i buffer-minnet i 95% av tilfellene (etter at programmene er lastet inn i RAM). Mener du at ventetiden på de siste 5% er like lang som den tiden det tar å prosessere de første 95%?

[ØysteinI]

Quote:

Den 2002-11-25 13:04, skrev rondespiret: I følge mine opplysninger finner CPU-en det den trenger i buffer-minnet i 95% av tilfellene (etter at programmene er lastet inn i RAM). Mener du at ventetiden på de siste 5% er like lang som den tiden det tar å prosessere de første 95%?

 

Ja, det vil jeg si. Samme gjør gutta i AMD og Intel. Det er derfor de er så sykelig opptatt av gode caching-rutiner. Eller Celeron vs Pentium.

Se på disse testene fra Toms Hardware. En overklokka Celeron 2Ghz blir jo eid hardt og brutalt av en P4 med langt lavere frekvens både på kjerna og front side bus'en.m Den leder med både klokkefrekvens og minnebåndbredde, men ligger under med tanke på L2-cache'n som bare er en 1/4 ... "Caching is the name of the game"

[rondespiret]

Quote:

Den 2002-11-25 13:39, skrev ufo: Samme gjør gutta i AMD og Intel.

 

Alle skjønner at det er viktig med mye bufferminne og velfungerende minnekontrollere for å "mate" CPU-en mest mulig. Men å vise til en Benchmark-test av en Celeron for å bevise at ingeniørene i Intel og AMD er "enige" med deg, den er litt for tynn.

 

Jeg sier ikke at det ikke stemmer, men kan du bevise påstanden din??? :wink:

[pskard]

Quote:

ufo skrev (2002-11-25 12:42): Den integrerte minnekontrolleren (forkortet til IM herretter) vil kunne fjerne veldig mye av den latencyen som North Brigden og FSB vanligvis står for. Ikke alt, men mesteparten. Det derimot IM ikke kan gjøre er å fjerne den latencyen som DRAM-teknologien har.

 

Så med andre ord snakker vi litt forbi hverandre. En minnekontroller har en latency og så kommer latency fra selve minnet i tillegg. Det sier seg selv selv at IM ikke kan gjøre noe med selve RAM'en i seg selv. Poenget mitt var at IM har bort latecyen på selve minnekontrollern.

 

Quote:

HT benytter seg at "den sløste tiden" jeg fortalte om i (*) og (**), ved at den lar tråd nummer 2 kjøre mens tråd 1 venter på data.

 

Delvis korrekt. P4 kjører faktisk 2 tråder samtidig. Den legger inn data fra en annen tråd og kjører den på ledige transistorer (eller kapasitet i CPUen om du vil).

 

Poenget er at P4 HT fyller opp en del sløste CPU cycles med å legge inn data fra en annen tråd og prosessere den. Altså den benytter mer transistorer hele tiden som forøvrig også er grunnen til at P4 med HT bruker mer strøm pr mhz enn en vanlig P4 uten HT. Du kan se på demo på dette hos Intel forøvrig:

http://www.intel.com/home/desktop/pentium4...htland_ihcp4ht&

 

 

Quote:

Den virkelige P4-prosessoren vil ALLTID være langt kjappere enn den logiske som HT "lager", siden denne har høyere prioritet enn den logiske.

 

Forstår det som at du tror at P4 lager to forskjellige CPUer... Det er vel ikke helt teknisk korrekte så vidt jeg har forstått. Det er aldri to CPUer, men den har mulighet for å kjøre to tråder. I svært mange programmer som Cinema4D øker faktisk ytelse mye ved å bruke HT.

 

Quote:

P4 har fremdeles bare EN kjerne

 

Jepp, og den har også bare en L2 cache og derav problemer med at trådene må dele cache osv.

 

Quote:

og følgelig klarer den bare å gjøre EN instruksjon av gangen... dvs den kan prosessere EN tråd av gangen. Men når tråd 1 venter på data, "ser" HT at "her kan vi jaggu få gjort noe nyttig i mellomtiden" og tildeler tråd 2 litt CPU-tid. Men det går bort litt tid i å flytte på innhold i registre osv osv, så du får ikke utnyttet denne "tapte tiden" fullt ut, men den minker ihvertfall.

 

Her er jeg ikke enig med deg. I følge Intel kjører P4 HT to tråder samtidig. Om det er fra samme program eller fra to ulike programmer er selvsagt ikke relevant.

 

Det vanlige designet på P4 og XP gjør det du sier over altså at den prosesserer en tråd av gangen og bytter mellom trådene som står i kø for å tildele de CPUtid.

 

 

Quote:

Ser du sammenhengen mellom IM og HT nå ? De søker begge å fjerne den tiden som en cpu-kjerne venter på data fra minnet.

 

Skjønner poenget ditt, men har en litt annen oppfatning av hva HT er enn deg.

 

Quote:

Joa, men det er chipset'et som har dobbel minnebåndbredde. Front Side Bus'en har derimot ikke blitt noe bredere.

 

Har heller ikke sagt at XP kom med høyere FSB enn maks 400. EV6 bussen støtter ikke mer enn 400 FSB og der stopper det. Mulig at AMD finner en måte å omgå det på, men tviler på at de legger ressurser ned i det nå. Spesielt ettersom FSB med Hammer ikke vil eksistere lengre.

[blackbrrd]

hmm.. til diskusjonen om ht... alle prosessorer fra Pentium og oppover har flere alu (arithmetic logic unit) og fpu (floating point unit), tror athlon har 3 av hver, noe tilsvarende for P4, dvs at med ht så er det enklere å få benyttet alle disse unitene enn uten ht

 

ettersom

 

kun instruksjoner som ikke er avhengige av resultater fra instruksjoner som ikke er ferdige enda kan kjøres i parallel (dvs at alle fpu/alu'ene kan benyttes)*

 

og

 

prosesser ikke avhenger av data fra andre prosesser, de er helt adskilt.

 

*(hint, P4 har en 20 stegs pipeline, dvs at en instruksjon faktisk bruker 20 "hz" før resultatet kommer fram, også viktig å huske på er at den da også kan ha 20 instruksjoner kjørende samtidig, så det virker som instruksjonene tar 1 "hz")

[ØysteinI]

Quote:

Den 2002-11-25 14:32, skrev pgressum: Så med andre ord snakker vi litt forbi hverandre. En minnekontroller har en latency og så kommer latency fra selve minnet i tillegg. Det sier seg selv selv at IM ikke kan gjøre noe med selve RAM'en i seg selv. Poenget mitt var at IM har bort latecyen på selve minnekontrollern.

 

Okei, DA er vi enige. Etter at jeg leste posten din fikk jeg inntrykk av at du trodde IM ville fjerne all latencyen. Det er jo feil :wink:

 

Quote:

Delvis korrekt. P4 kjører faktisk 2 tråder samtidig. Den legger inn data fra en annen tråd og kjører den på ledige transistorer (eller kapasitet i CPUen om du vil). Poenget er at P4 HT fyller opp en del sløste CPU cycles med å legge inn data fra en annen tråd og prosessere den. Altså den benytter mer transistorer hele tiden som forøvrig også er grunnen til at P4 med HT bruker mer strøm pr mhz enn en vanlig P4 uten HT. Du kan se på demo på dette hos Intel forøvrig: http://www.intel.com/home/desktop/pentium4...htland_ihcp4ht&

 

Vel, jeg er enig med deg langt på vei, men jeg vil fremdeles ikke kalle det å kjøre to tråder samtidig. Riktignok har begge trådene fått tildelt cpu-tid parallellt fra OS'et, men ting blir fremdeles bare kjørt i serie. At det veksles på hvilken tråd som kjører veldig hurtig, syns jeg fremdeles ikke er nok til å kalle det parallellt. Det får vi ikke imho. ikke før man introduserer to kjerner.

 

 

Quote:

Forstår det som at du tror at P4 lager to forskjellige CPUer... Det er vel ikke helt teknisk korrekte så vidt jeg har forstått. Det er aldri to CPUer, men den har mulighet for å kjøre to tråder. I svært mange programmer som Cinema4D øker faktisk ytelse mye ved å bruke HT.

 

Da misforstår du meg feil :wink: Jeg har ihvertfall aldri ment å uttrykke meg som om det er to kjerner, men den prøver å oppføre seg som om den hadde to kjerner(opp i mot OS og programmer, ikke på det nivået som faktisk intruksjonen blir utført). OS'et vil "oppdage" det som om det var to kjerner tilgjengelig og følgelig tildeler cpu-tid på begge. Win2k har ikke skikkelig støtte for HT, og følgelig oppdager "den logiske utvidelsen" av kjerna som en egen cpu og behandler den deretter... (med den ytelsesmessige smekken det medfører). WinXP, som har støtte for HT, ser at det ikke er skikkelig SMP det er snakk om, men bare SMT(Symetrisk MultiThreading) og tildeler "den logiske utvidelsen" mindre last. Ikke misforstå meg feil her, ... det er aldri snakk om to kjerner. Kun en som imiterer en ekstra kjerne.

 

Quote:

Her er jeg ikke enig med deg. I følge Intel kjører P4 HT to tråder samtidig. Om det er fra samme program eller fra to ulike programmer er selvsagt ikke relevant. Det vanlige designet på P4 og XP gjør det du sier over altså at den prosesserer en tråd av gangen og bytter mellom trådene som står i kø for å tildele de CPUtid.

 

Om de to trådene blir kjørt samtidig eller ikke, kommer nok litt ann på fra hvilket ståsted du betrakter de to trådene. Fra OSets side ser det ut som om de blir utført samtidig, men ikke ikke for selve CPU'en og resten av maskinvaren. Intruksjonene blir IKKE utført parallellt, men trådene blir tildelt tid samtidig(fra OSet). Samme greie har du med multitasking... Selv om mange programmer/tråder kjører "samtidig" blir de bare utført en av gangen. Og må pent vente på tur... at den vekslingen mellom trådene skjer såppass fort har ingen påvirkning på om de blir kjørt samtidig eller ikke.

 

Quote:

Skjønner poenget ditt, men har en litt annen oppfatning av hva HT er enn deg.

 

Tror hele greia her er at vi på en måte ser HT fra forskjellige vinkler.

[pskard]

Quote:

ufo skrev (2002-11-25 16:00): Tror hele greia her er at vi på en måte ser HT fra forskjellige vinkler.

 

Sikkert :smile:

 

Uansett så er HT en bra teknologi og det er vi vel begge enige om.

[rondespiret]

Dette kaster vel et nøytralt lys over diskusjonen i denne tråden (utført på noenlunde den samme måten som HT-teknologien :smile: )

 

"Processor resources, however, are often underutilized and the growing gap between core processor frequency and memory speed causes memory latency to become an increasing performance challenge. Intel's Hyper-Threading Technology brings Simultaneous Multi-Threading to the Intel Architecture and makes a single physical processor appear as two logical processors with duplicated architecture state, but with shared physical execution resources. This allows two tasks (two threads from a single application or two separate applications) to execute in parallel, increasing processor utilization and reducing the performance impact of memory latency by overlapping the latency of one task with the execution of another". (Robert L. Cross, Intel's Multithreading Technologies Manager)

 

[ Denne Melding var redigert av: rondespiret på 2002-11-25 16:30 ]