Lite firekjernesalg før neste høst

[int20h]

Intel ser ikke ut til å forvente noe kjempesalg av firekjerneprosessorer før til neste høst.

Les mer

[Theo343]

Vil Intel sin kommende Q serie være kompatibel med dagens C2D hovedkort? QX går?

[Gjest Slettet-t8fn5F]

Jeg forventer ikke noen kjempekjøp av firekjerneprosessorer før til neste høst jeg heller....

De koster jo et lite oljefond de der....

[brickhead]

Vil Intel sin kommende Q serie være kompatibel med dagens C2D hovedkort? QX går?

Ja. Asus har f.eks. inkludert støtte i BIOS for Kentsfield siden i sommer/høst.

[vikke-viking]

Hvorofor setter amd inn så lite L2 cache i de nye cpuene, på core 2 sin er det jo 2mb på hver kjerne mens på amd sin er det bare 512kb.

[Bolson]

Hvorofor setter amd inn så lite L2 cache i de nye cpuene, på core 2 sin er det jo 2mb på hver kjerne mens på amd sin er det bare 512kb.

7541398[/snapback]

Fordi L2 cache påvirker ytelsen på AMD sine CPU-er relativt lite, samt at produksjonskostnaden er mindre med bare 512 kb. Mer penger å tjene.

 

Intel bruker ikke 2 MB på hver kjerne, de har for C2D enten 2mb eller 4mb delt på begge kjernene. For Kentsfield er det 2 x 4mb. C2D har også mer effekt av større L2 cache.

[Simen1]

Jeg forventer ikke noen kjempekjøp av firekjerneprosessorer før til neste høst jeg heller.... De koster jo et lite oljefond de der....

7540256[/snapback]

Pris og etterspørsel henger som vanlig sammen. Når intel ikke venter noe kjempesalg før neste høst så betyr det også at de ikke planlegger lave priser på slike før neste høst.

 

Neste høst lanserer AMD K8L. De kommer i utgaver med 4 kjerner per CPU-sokkel. Det betyr igjen at Intel planlegger å holde prisene høye fram til de får konkurranse på 4 kjerner/sokkel. Dette er en fin illustrasjon av hvordan konkurranse fungerer til fordel for kundene. Så snart det blir konkurranse så dropper prisene. (AMD må selvfølgelig henge med på priskarusellen for å ikke bli utpriset)

 

vikke-viking: Bolson har allerede forklart det med L2, men jeg kan tilføye at AMD kommer til å lansere delt L3 cache i sine K8L-serier. Det vil redusere det allerede lave behovet for L2 på AMD sine prosessorer.

[warneck]

Hvorofor setter amd inn så lite L2 cache i de nye cpuene, på core 2 sin er det jo 2mb på hver kjerne mens på amd sin er det bare 512kb.

7541398[/snapback]

 

Det er litt synd at så få er oppdatert på dette emnet, blir som med kameraer og megapixel. Jo høyere tall folk ser, jo mer villige er de til å kjøpe det.

[Del]

Fordi L2 cache påvirker ytelsen på AMD sine CPU-er relativt lite, samt at produksjonskostnaden er mindre med bare 512 kb. Mer penger å tjene.

 

Intel bruker ikke 2 MB på hver kjerne, de har for C2D enten 2mb eller 4mb delt på begge kjernene. For Kentsfield er det 2 x 4mb. C2D har også mer effekt av større L2 cache.

7541487[/snapback]

Dette er jo en påstand, som for såvidt har vært grundig debattert for netburst. Jeg var ikke klar over at dette var opplest og vedtatt for C2D, selv om jeg i grunnen er tilbøyelig til å tro at det riktig, men med litt annet grunnlag.

[Anders Jensen]

Jeg klarer ikke helt å se hvilken mekanisme i prosessoren som skal tilsi at den ene mikroarkitekturen har mer behov/nytte av mer cache enn den andre. Slik jeg ser det er dette nesten utelukkende avhengig av programmet og main memory latency, og ikke mikroarkitekturen. Ellers kan en nok forvente at knekkpunktene er noe forskjøvet mellom forskjellinge kombinasjoner av mikroarkitektur og program pga forskjeller i prefetch, assosiativitet, replacement algoritmer osv., slik at en fort får inntrykk av at den ene har mer behov enn den andre når en har få målepunkter.

[Del]

Jeg klarer ikke helt å se hvilken mekanisme i prosessoren som skal tilsi at den ene mikroarkitekturen har mer behov/nytte av mer cache enn den andre. Slik jeg ser det er dette nesten utelukkende avhengig av programmet og main memory latency, og ikke mikroarkitekturen. Ellers kan en nok forvente at knekkpunktene er noe forskjøvet mellom forskjellinge kombinasjoner av mikroarkitektur og program pga forskjeller i prefetch, assosiativitet, replacement algoritmer osv., slik at en fort får inntrykk av at den ene har mer behov enn den andre når en har få målepunkter.

7545622[/snapback]

Prefetch virker vel mot påstanden til Bolson, siden Core 2 har tilsynelatende mye bedre prefetching enn K8. Det jeg tenkte på var at høy minneytelse på K8 gir mindre performance-hit ved mange cache miss, sammenlignet med FSB løsningen til Intel (men da forutsetter jeg jo i grunnen at problemer er av en slik art at ikke prefetchingen veier opp, og det har jeg ikke belegg for å si generellt). Ellers er vi vel veldig enige om at dette i veldig stor grad er applikasjonspesifikt, så Bolsons generelle uttalelse er i beste fall misvisende.

[Bolson]

Vil ikke prefetch algoritmer som har hensikt å veie opp for høyere latency i kommunikasjon med minne ha positiv effekt av mere cache enn f.eks. AMD's HT protokoll. Ut fra Intels egne sider virker det klart som om de har "designet" prefetch logikken slik at direkte kommunikasjon med minne gjennom FSB skal reduseres.

 

It's also important to maximize cache utilization for both cores, so the processor is supported with enhanced Data Pre-fetch Logic. This improves efficiency by speculatively fetching data to the L2 cache even before cache requests occur.

 

For meg virker det tydelig som om Intel har brukt mer cache og prefetch logikk for å veie opp for at minnearkitekturen ikke er så effektiv som AMD's innebygde minnekontroller og HT. Men at effekten også i stor grad er programavhengig, virker på meg nokså innlysende.

 

Og det er ikke tilgjengelig nok tester der ute, samt at C2D ikke finnes/er testet med mindre cache, så målepunkter som kan gi støtte for det ene eller det andre finnes vel i altfor liten grad.

Endret 21. desember 2006 av Bolson

[Anders Jensen]

HT protokollen har ikke noe med dette å gjøre. AMD har også prefetch, men ikke fullt så aggressiv algoritme som den i Core mikroarkitekturen. Prefetch i Core mikroarkitekturen er faktisk så ivrig at den med fordel kan slåes av på en del typer workloads. Det finnes f.eks noen SPEC tester der ute hvor den er slått (delvis?) av for å øke ytelsen.

[Theo343]

Har det noen fordeler å velge QX fremfor Q?

[O.J]

Får ikke kjøpt ny stasjonær før tidligst neste sommer. da er jo Quad ganske aktuelt.

Om det er noe poeng å bruke penger på det i forhold til en Dual Core er jeg skeptisk til.

[Simen1]

Har det noen fordeler å velge QX fremfor Q?

7552132[/snapback]

QX6700 har en iTDP på 130W. Det er ganske mye. Jeg tipper Q6600 får merkbart lavere iTDP. dette vil selvfølgelig være en fordel. En annen fordel vil bli prisen. Jeg regner med at den 10% lavere klokkede utgaven vil bli omtrent 30% billigere. Altså koste rundt 5500 kr og gi mer ytelse per krone enn QX6700.

 

Får ikke kjøpt ny stasjonær før tidligst neste sommer. da er jo Quad ganske aktuelt. Om det er noe poeng å bruke penger på det i forhold til en Dual Core er jeg skeptisk til.

7552157[/snapback]

Om det er noen vits med 4 kjerner kommer helt an på bruksmønstret ditt. Jeg har inntrykk av at det er få på forumet som faktisk har bruk for 4 kjerner. Om man gjør et feilkjøp her så kaster man ikke bare bort penger men har et unødvendig vedheng som produserer varme i maskina. Omtrent like mye varme som å ha 6-7 tomme harddisker stående å surre hvis vi tar utgangspunkt i QX6700 vs. E6700.

[Theo343]

Personlig vil jeg nok klare meg fint med en dualcore. Det som er mer interresant er flere muligheter for å styre strømforbruket selv på stasjonære og servere!

 

Jeg ønsker meg noe lignende "Centrino Hardware Control" for servere og stasjonære.

[Quintero]

vikke-viking: Bolson har allerede forklart det med L2, men jeg kan tilføye at AMD kommer til å lansere delt L3 cache i sine K8L-serier. Det vil redusere det allerede lave behovet for L2 på AMD sine prosessorer.

7542174[/snapback]

Må si at jeg ikke helt skjønner hvordan AMD tenker her. De skal som sagt introdusere delt L3 (i første omgang på 2MB såvidt jeg vet), samtidig som de holder L2 på 512kB som standard, og 1MB som maks. Veikartene viser heller ikke noen planer om revolusjonerende klokkefrekvenser. Til tross for disse tingene har de visstnok økt Brisbane's L2 latency med åtte sykluser:

 

AMD has given us the official confirmation that L2 cache latencies have increased, and that it purposefully did so in order to allow for the possibility of moving to larger cache sizes in future parts. AMD stressed that this wasn't a pre-announcement of larger cache parts to come, but rather a preparation should the need be there to move to a vastly larger L2. Thankfully the performance delta isn't huge, at least in the benchmarks that we saw, so AMD's decision isn't too painful - especially as it comes with the benefit of a cooler running core that draws less power; ideally we'd like the best of all worlds but we'll take what we can get. Note that none of AMD's current roadmaps show any larger L2 parts (other than the usual 2x1MB offerings), which tells us one of two things: either AMD has some larger L2 parts that it's planning on releasing or AMD is being completely honest with the public in saying that the larger L2 parts will only be released if necessary.

http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2893&p=3 Endret 22. desember 2006 av Quintero

[kvase]

Klikk her for å lese Zakariassens kompliserte, men viktige forklaring på hvorfor vi ikke får fullt utbytte av de nye multikjerne-prosessorene våre og hvorfor problemet raskt kommer til å bli verre. http://www.digi.no/php/art.php?id=362139

2006 ble et meget viktig år for IT-bransjen, men ikke alle er klar over det. For overgangen til flerkjerne-prosessorer betyr mye mer enn det mange hittil har trodd,

[Del]

Klikk her for å lese Zakariassens kompliserte, men viktige forklaring på hvorfor vi ikke får fullt utbytte av de nye multikjerne-prosessorene våre og hvorfor problemet raskt kommer til å bli verre. http://www.digi.no/php/art.php?id=362139

2006 ble et meget viktig år for IT-bransjen, men ikke alle er klar over det. For overgangen til flerkjerne-prosessorer betyr mye mer enn det mange hittil har trodd,

7553740[/snapback]

Artikkelen du linker opp er skrevet så lite komplisert som forfatteren klarte gjøre det, han kunne med fordel vært mye mer komplisert. Dernest er den full av så mange unøyaktigheter at du antagelig går rundt med vesentlig flere villfarelser enn den ene du viste her.

 

Quintero, kan hende AMD ikke føler veldig stort behov for å legge alle sine risiko prosjekter frem for media. Intel var tidligere vesentlig mer hemmelighetsfull om fremtidige produkter enn de fremstår nå.

 

Generellt råd som har funket meget godt i mange år er å kjøpe for dagens behov. Dersom du ikke har behov for QC i dag er du antagelig best tjent med å legge pengene i noe annet.

 

Angående prefetching har du helt rett AJ, vi er et stykke unna kunstig intelligens ennå, det vil nok alltid være problemer hvor prefetching har lite for seg, rett og slett fordi lokalitet ikke alltid er forutsigbart.

Endret 22. desember 2006 av Del