Dual channel - hvor like MÅ brikkene være?

[thalsten]

Hei.

 

Ref. emnetittel.

 

Er det tilstrekkelig å kjøpe samme type brikke fra samme produsent med noen måneders mellomrom, eller MÅ brikkene kjøpes i par?

(i par = fra samme produksjonslinje?)

 

Mvh

Endret 23. oktober 2006 av thalsten

[Brian]

Hei.

 

Ref. emnetittel.

 

Er det tilstrekkelig å kjøpe samme type brikke fra samme produsent med noen måneders mellomrom, eller MÅ brikkene kjøpes i par?

(i par = fra samme produksjonslinje?)

 

Mvh

7133948[/snapback]

 

hvis det er samme merke og type, samt like modulstørrelser, så skal dette funke fint det.

[thalsten]

Hei.

 

Ref. emnetittel.

 

Er det tilstrekkelig å kjøpe samme type brikke fra samme produsent med noen måneders mellomrom, eller MÅ brikkene kjøpes i par?

(i par = fra samme produksjonslinje?)

 

Mvh

7133948[/snapback]

 

hvis det er samme merke og type, samt like modulstørrelser, så skal dette funke fint det.

7134390[/snapback]

 

 

Ok, høres bra ut. Takk skal du ha!

[Brusfantomet]

hvor like de må være kommer ann på om de skal til Intel eller AMD systemer, til amd fungerer det med et overnevnete mens til intelsystemer mener jeg og huske at det også er mulig og bruke forkjellig sørelse på ram brikkene.

[EirikLF]

Forskjellig størrelse er selvsagt mulig på AMD også.

Men det er vanskelig å garantere att slike kombinasjoenr fungerer med mindre det er ssamme modell.

Likevel kan du i teroien fint ha brikker med både ulik størrelse, frekvens og responstid, bare husk att frekvens og responstid begrenses av "det svakeste ledd" HK, eller minnerbrikker.

 

Har ikke hørt noe om att Intel er noe bedre enn AMD her.

Endret 24. oktober 2006 av watercool:)

[Brusfantomet]

mener og huske at de reklamerte med at dette var en ny fungsjon i de nyeste chippsettene sine.

[Quintero]

Jeg er helt sikker på å ha lest, på en eller annen seriøs side, at fra og med AMD revisjon E kan kontrollerne operere i dualchannel med to enkeltsidige og en dobbeltsidig brikke. Men etter å ha studert AMDs design-guider nærmere, stiller jeg meg tvilende til det. Poenget synes å være at chipene må være representerte under samsvarende chip select-adresser, og de er sannsynligvis uløselig bundet til slotene.

 

(Chip select kan ses på som en side, når det gjelder chipenes samlede databredde, og 64 bits utgjør en rank eller chip-select bank. Det er mao "bit-summen" som avgjør hvor mange sider en minnebrikke har, og en brikke kan godt være enkeltsidig selv om det er montert chiper på begge sidene av printkortet).

 

For Revision E and later revisions the Mod64BitMux bit (Function 2: Offset 90h bit 6), can be used to configure the 128-bit interface as two 64-bit interfaces for 939 packages. This mode allows mismatched DIMMs to be installed in the upper and lower DIMM slots without reducing any of the DRAM capacity. When operating in this mode the DRAM interface never operates as a 128-bit interface and the two 64-bit interfaces are not accessed simultaneously.

Denne funksjonen kom i revisjon E, og kan kanskje ha blitt tolket feil. Men som det står i den siste leddsetningen gir den ikke bedre støtte for dualchannel, kun bedre utnyttelse av kapasiteten. Forskjellen fra tidligere revisjoner er at hele minnet alltid vil være synlig for kontrolleren, noe som ikke gjaldt for tidligere utgaver hvis plasseringen av minnebrikkene var "ugunstig".

 

Design-guiden inneholder så langt jeg kan se bare en eneste tabell over forskjellige kombinasjonsmugligheter i dualchannel. Som vi ser er alltid mengden mellom kanalene den samme, selv om dualchannel virker med f.eks. 2x256 og 2x512 hvis brikkene plasseres riktig. Men, de lister altså ingen eksempler hvor det brukes tre brikker:

 

 

Intel 975X "badaxe" tilbyr større fleksibilitet, men kanalene leses ikke alltid i paralell (i motsetning til AMDs dualchannel hvor alle aksessene er 100% paralelle). I den modusen som gir best ytelse må kanalene ha samme mengde, men brikkene kan faktisk ha forskjellige karakteristikker (dvs forskjeller i lavere adresse-nivåer (antallet rader eller kolonner)). Det andre moduset er såkalt asymmetrisk, og i mine øyne krever det mye godvilje for å kalle det "dualchannel" fordi det alltid veksles mellom kanalene istedenfor at de adresseres samtidig.

 

Interleaved Mode

 

This mode provides maximum performance on real applications. Addresses are ping-ponged between the channels, and the switch happens after each cache line (64 byte boundary). If two consecutive cache lines are requested, both may be retrieved simultaneously, since they are on opposite channels. The drawbacks of Interleaved Mode are that the system designer must populate both channels of memory such that they have equal capacity; however, the technology and device width may vary from one channel to the other.

 

Asymmetric Mode

 

This mode trades performance for system design flexibility. Unlike the previous mode, addresses start in channel A and stay there until the end of the highest rank in channel A; then addresses continue from the bottom of channel B to the top. Real world applications are unlikely to make requests that alternate between addresses that sit on opposite channels with this memory organization. Thus, in most cases, bandwidth will be limitied to that of a single channel. The system designer is free to populate or not to populate any rank on either channel, including either degenerate single channel case.

For å oppsummere kan vi si at Intel tilbyr litt bedre fleksibilitet, men at AMDs utnyttelse av dualchannel er langt bedre. Det ironiske er at AMD-prosessorene knapt nok har behov for halvparten av båndbredden, men heller ikke Core 2 er avhengig av dualchannel for å yte bra.

 

Håper dette bidro til å oppklare.

[spk1]

Design-guiden inneholder så langt jeg kan se bare en eneste tabell over forskjellige kombinasjonsmugligheter i dualchannel. Som vi ser er alltid mengden mellom kanalene den samme, selv om dualchannel virker med f.eks. 2x256 og 2x512 hvis brikkene plasseres riktig. Men, de lister altså ingen eksempler hvor det brukes tre brikker:

 

Jeg har 2x 256 for øyeblikket (intel), og vil gjerne sette inn 1 stk 1gb brikke i tillegg.

Som du skriver - ingen har beskrevet den kombinasjonen, men kan det fungere?

 

Den ene kanalen er opptatt med 2x 256, den andre kanalen vil da ha kun en brikke. Logisk bør det virke?

 

Kan jeg skade noe ved forsøkè?

[Quintero]

Velkommen til forumet

 

Det vil ikke skade å forsøke, nei. Men tabellen, og teksten du siterer har ikke noe med ditt Intel-system å gjøre. Det nederste sitatet i innlegget mitt omhandler et av Intels nyeste brikkesett (i975X), og for at kanalene skal kunne leses fra/skrives til samtidig må altså mengden være den samme på begge. Hvis hovedkortet ditt har Intel-brikkesett er det altså "Asymmetric Mode" som vil gjelde, og jeg er ikke sikker på om Intel kaller det for Dualchannel. Men i praksis vil ikke ytelsen dra særlig fordel av at brikkene er fordelt mellom to kanaler, men heller at det er flere brikker å fordele dataene mellom. Det kan bidra til å kamuflere forsinkelser - selv om bare en kanal har tilgang til databussen på en gang, kan nemlig den andre forberede seg til overføringer "i bakgrunnen" av pågående transaksjoner.

 

2x256 + 1x512 tror jeg ville gitt dualchannel, men det spørs om ikke den ekstra mengden du får av din største brikke er vel så gunstig for generell ytelse. Det gjelder nok særlig hvis du har Core2, for de er mindre kresne på båndbredde enn P4.

Endret 31. oktober 2006 av Quintero

[Peseduden]

Hei, jeg har et AMD-system hvor det står nevnt i manualen at brikkene parvis må være like.

 

Jeg hadde 2x512 fra før og la til 2x512 med noe forskjellig timing og det virker fint. Jeg bestilte det samme med omtrent 1-2 års mellomrom men fikk bedre brikker andre gangen. TWINX3200LL vs TWINX3200XL