Hjelp til a tweake ram.

[Changis]

Trenger hjelp til aa faa stilt inn ram timimngs, sa jeg faar overklokket skikkelig.

 

men foerst vil jeg bare si, at ram timimngs er gresk for meg, og med mindre du skriver hva de forskjellige tallene skal knyttes opp mot, saa har jeg 0 peiling paa hvor de skal stilles inn. og ja, jeg har proevd meg frem med utallige ram OC guider, men ingen som forklarer hva som er bra settings og hva som er daarlig (for alt jeg har lest saa er det beste aa sette de laveste/hoyeste settingene, slik at alt skal gaa raskere, men jeg vet (heldigvis) at det er ikke saa enkelt. men dette er vel individuelt fra ram brikke til ram brikke.

 

paa mitt gamle A8R-MVP klarte jeg fint 291fsb ved bare aa sette 1T til 2T.

Mitt nye A9RD580 vil ikke kjoere stabilt over 270-280fsb (Noen andre har klart opptil 320 fsb med samme CPU (opteron 165 CCBBE) (310-315 stabilt) )

 

nedenfor er instillingene jeg kjoerer paa:

 

 

 

Ram info:

Kingston's KHX3500AK2/1G is a kit of two 64M x 64-bit (512MB) DDR434 CL2.5 SDRAM

(Synchronous DRAM) memory modules. Total kit capacity is 1GB. The components on each module

include sixteen 32M x 8-bit (8M x 8-bit x 4 Bank / 217MHz, 4.6ns) DDR434 SDRAM in TSOP

packages. Each 184-pin DIMM uses gold contact fingers and requires +2.6V. The electrical and

mechanical specifications are as follows:

FEATURES:

Power supply : Vdd: 2.6V ± 0.2V, Vddq: 2.6V ± 0.2V

Double-data-rate architecture; two data transfers per clock cycle

Bidirectional data strobe(DQS)

Differential clock inputs(CK and CK)

DLL aligns DQ and DQS transition with CK transition

Programmable Read latency 2.5 (clock)

Programmable Burst length (2, 4, 8)

Programmable Burst type (sequential & interleave)

Timing Reference: 2.5-3-3-7-1 at +2.6V

Edge aligned data output, center aligned data input

Auto & Self refresh, 7.8us refresh interval(8K/64ms refresh)

Serial presence detect with EEPROM

High Performance Heat Spreader

PCB : Height 1.200” (30.48mm), double sided component

PERFORMANCE:

Clock Cycle Time (tCK) 4.6ns (min.) / 10ns (max.)

Row Cycle Time (tRC) 55ns (min.)

Refresh Row Cycle Time (tRFC) 70ns (min.)

Row Active Time (tRAS) 40ns (min.) / 100,000ns (max.)

Power (IDD0) 3.500 W (operating)

UL Rating 94 V - 0

Operating Temperature 0o C to 70o C

Storage Temperature -55o C to +150o C

 

hvis noen som har peiling paa dette kan gi meg noen forslag til instillinger jeg kan proeve saa hadde jeg vaert evig takknemlig.

[Quintero]

Jeg tror brikkene dine bruker Winbond CH-5 chiper (muligens BH-6), og timingene du oppgir rimer også med det. Sannsynligvis vil du måtte eksperimentere ganske mye før du finner de optimale kombinasjonene mellom klokkefrekvens, timings, spenning og andre innstillinger, men jeg prøver her å sette opp noen generelle forslag til endringer:

 

 

Tref: Foreslår 4128 da 1032 er unødig stramt. Denne parameteren avgjør hvor ofte minneradenes innhold oppfriskes, og bør av flere grunner ikke være strammere enn nødvendig.

 

tRFC: 9 er veldig lavt, så denne anbefaler jeg at du øker mye. Gjerne rundt 20.

 

DRAM data drive strength: L1 eller L2 er sannsynligvis det beste, ihvertfall for det som kan kalles normal OC-spenning for Winbond-minne

 

Dynamic Counter: Disabled, da denne har liten innvirkning på ytelsen, og kan "stjele" noen MHz.

 

Bypass max: Sjekk om 7x er stabilt da det ofte gir best ytelse.

 

Idle cycle limit: Foreslår 64, eller minimum 32.

 

Trwt kan sannsynligvis reduseres til 2.

 

 

 

Følgende timings ser greie ut, men hvis du sliter med å få brikkene stabile:

 

Max async latency og Read preamble kan du da prøve å øke et hakk.

 

tWTR kan økes til 2.

 

 

 

Twcl må ikke økes (DDR1 støtter faktisk bare 1)

 

 

Hvis du skal eksperimentere med DQS skew kan du ta små steg i begge "retninger" (decrease/increase). Hvis du bruker to brikker vil sannsynligvis decrease gi best resultet, men her er det trial & error som gjelder.

 

 

Still gjerne flere spørsmål!

[Changis]

takk for foerelopig hjelp, skal proeve disse settings i loepet av dagen.

(tror du disse timings vil holde seg stabile opp rundt 310-315fsb? (vil proeve paa fx62 hastigheter )

[Quintero]

takk for foerelopig hjelp, skal proeve disse settings i loepet av dagen.

(tror du disse timings vil holde seg stabile opp rundt 310-315fsb? (vil proeve paa fx62 hastigheter )

6885612[/snapback]

Hvis det er de brikkene jeg tror, kommer de ikke til å klare 310-315 (om det er hva du mener). Om systemet blir stabilt med så høy HTT kommer an på hovedkortet (og kanskje prosessoren), og minnet vil ikke påvirke det så lenge kjører minnet langsommere vha divider.

 

For å identifisere brikkene dine best mulig, ville det være til hjelp om du laster ned dette programmet og følger denne fremgangsmåten:

 

Start programmet, trykk på Read-knappen, og velg et av alternativene som kommer opp. Trykk deretter på Details, klipp ut hele spec-listen, og post den her. Det vil gi meg mer detaljert informasjon om brikkene dine.

[Changis]

faar bare opp at trail versjonen har utgaatt.. faar ikke lest av noen verdier.. jeg lan laste ned sandra/everest hvis de kan gi lignende info...

[Quintero]

faar bare opp at trail versjonen har utgaatt.. faar ikke lest av noen verdier.. jeg lan laste ned sandra/everest hvis de kan gi lignende info...

6889717[/snapback]

Det var merkelig, for jeg brukte akkurat samme linken Men forskjellen mellom Winbond BH og CH er ikke så veldig stor, og sannsynligvis har du slike chiper. Det er vel bare å prøve om timingene fungerer.

[Changis]

har proevd meg litt frem, og fikk til slutt til 312fsb

 

 

 

det jeg stilte inn i bios:

limit @ 100mhz (skal proeve aa oeke denne til 133)

Async lat. 9ns

2T

2.7V to ram

nb & htt @ 1.30V

resten er auto