Firekjerne fra Intel ved årsskiftet

[Maxila]

windowslisensen er vel bare for 1-2 kjerner, hvordan skulle man da ha gjort det kjøpt to lisenser

[snorreh]

Tja de vil vel få samme økning som vi har sett i amd leieren som har hatt dette designet lenge

K8 har så vidt jeg vet hverken delt L2 cache eller mulighet til å direkte lese den andre kjernens L1 cache.

5824948[/snapback]

Nei, men det hjelper lite så lenge disse Intel-prosessorene bare har implementert MESI-protokollen fremfor MOESI-protokollen som AMD har implementert på alle sine flerkjerne-prosessorer sammen med SRI (System Request Interface) for bedre kommunikasjon mellom kjernene.

 

Trykk på linkene for mer forskjellene, eller se her:

http://www.techreport.com/reviews/2005q2/o...75/index.x?pg=2

In order to understand the impact of AMD's dual-core chip design and system architecture, we should briefly discuss cache coherency. This scary sounding term is actually one of the bigger challenges in a multiprocessor system. How do you handle the fact that one CPU may have a certain chunk of data in its cache and be modifying it while another CPU wants to read it from memory and operate on it, as well? Assuming you don't run from the room screaming in fear at the complexity of it all, the answer is some sort of cache coherency protocol. Such a protocol would store information about the status of data in the cache and offer updates to other CPUs in the system when something changes.

 

Intel's Xeons use a cache coherency protocol called MESI. MESI is an acronym that stands for the various states that data in the CPU's cache can be flagged as: modified, exclusive, shared, or invalid. Let's tackle them completely out of order, just to be difficult. If a CPU pulls a chunk of data into cache and has not modified it, the data will be flagged as Exclusive. Should another CPU pull that same chunk of data into its cache, the data would then be marked as Shared. Then let's say that one of the processors were to modify that data; the data would be marked locally as Modified, and the same chunk on the other CPU would be flagged as Invalid.

 

Simple, no?

 

The processor with the Invalid data in its cache (CPU 0, let's say) might then wish to modify that chunk of data, but it could not do so while the only valid copy of the data is in the cache of the other processor (CPU 1). Instead, CPU 0 would have to wait until CPU 1 wrote the modified data back to main memory before proceeding—and that takes time, bus bandwidth, and memory bandwidth. This is the great drawback of MESI.

 

AMD sought to address this problem by making use of a cache coherency protocol called MOESI, which adds a fifth possible state to its quiver: Owner. (MOESI is used by all Opterons and was even used by the Athlon MP and 760MP chipset back in the day.) A CPU that "owns" certain data has that data in its cache, has modified it, and yet makes it available to other CPUs. Data flagged as Owner in an Opteron cache can be delivered directly from the cache of CPU 0 into the cache of CPU 1 via a CPU-to-CPU HyperTransport link, without having to be written to main memory.

 

That alone is a nice enhancement over MESI, but the dual-core Opterons take things a step further. In the dual-core chip, cache coherency for the two local CPU cores is still managed via MOESI, but updates and data transfers happen through the system request interface (SRI) rather than via HyperTransport. This interface runs at the speed of the CPU, so transfers from the cache on core 0 into the cache on core 1 should happen very, very quickly. Externally, MOESI updates from a pair of cores in a socket are grouped in order to keep HyperTransport utilization low.

 

Again, this is quite the contrast with Intel's dual-core implementation, which remains on Smithfield almost exactly like a pair of Xeons on two sockets. MESI updates are communicated over the front-side bus. There is no alternative internal on-chip data path.

 

Interestingly, the ability of the two cores to pass data quickly to one another seems to offer a compelling enough performance benefit that, from what I gather, AMD's guidance to OS vendors has been to give priority to scheduling threads on adjacent cores first before spinning off a thread on a CPU core on another socket. That's despite the fact that there's additional memory bandwidth available on the second socket.

Dette betyr i praksis at AMD oppnår merkbart bedre skalering enn Intel når de øker antall kjerner på sine prosessorer.

Endret 28. mars 2006 av snorreh

[efikkan]

Dette betyr i praksis at AMD oppnår merkbart bedre skalering enn Intel når de øker antall kjerner på sine prosessorer.

5826705[/snapback]

Så da skal vi ikke se bort ifra at AMD fortsatt kan være på topp om et års tid, men dette vil tiden vise.

[O.J]

Tror vi vil se litt samme utvikling som Nvidia og ATI, begge vil knive om å være størst og best, men ingen vil bli helt utkonkurrert, de vil alltid ha noe "nytt og bedre" på lager. Ytelsestronen vil som regel veksle fram og tilbake.

 

Grovt sett kan man si at begge selskapene har tilgang til den samme teknologien, og vil derfor som regel ligge ganske nærme hverandre ytelsesmessig.

 

Håper i hvertfall det, hadde vært gull for oss forbrukere.

[EirikLF]

Eneste Minus er at man ikke kan klokke på en ny kjerne!

 

Dette kan gi en vannvittig utvikling de neste årene. Og hvis AMD har et forsprang, betyr det knallgod konkurranse. Kanskje CPUene kommer til å holde følge med GPUene fremover?

 

CPUer4 kjerner, 4GPU er og ett fysikkort, Tenk den YTELSEN!

Men Ossen skal MInnemodulene henge med på dette her?

[snorreh]

Dette betyr i praksis at AMD oppnår merkbart bedre skalering enn Intel når de øker antall kjerner på sine prosessorer.

5826705[/snapback]

Så da skal vi ikke se bort ifra at AMD fortsatt kan være på topp om et års tid, men dette vil tiden vise.

5826796[/snapback]

Ja, hvis man tar med at AMD innen den tid også vil introdusere flere integrerte minnekontrollere, stor delt L3 cache, HyperTransport 2.0 med flere HT-linker, samt flere eksekveringsenheter for bedre flytetallsytelse så vil de ikke bare holde på ledelsen men faktisk øke den betydelig regner jeg med. Når man i tillegg tar med at AMD på samme tid går over til 300mm wafere og 65nm-produksjon så regner jeg også med at produksjonsprisene vil gå ned, så det lover absolutt meget bra med tanke på fremtidige flerkjerne-prosessorer fra AMD ja

Endret 28. mars 2006 av snorreh

[Din_Laban]

Snorreh: MOESI; gjelder den kun dualcore Opteron, eller også X2 prosessorene?

[snorreh]

Snorreh: MOESI; gjelder den kun dualcore Opteron, eller også X2 prosessorene?

5827309[/snapback]

Nei, det gjelder alle AMD-prosessorer som kjører i SMP; Athlon MP, Athlon 64-X2 og Opteron.

Endret 28. mars 2006 av snorreh

[Din_Laban]

Ja jeg kunne godt tenkt meg X2 jeg. Eller X4....hehe.

[O.J]

Me2, men føler ikke at min 3400+ er helt klar til å skrotes. kanskje selge pc'n og kjøpe meg ny etter hvert. hvem går vel ikke rundt og planlegger sitt neste pc-kjøp?

[efikkan]

Dette betyr i praksis at AMD oppnår merkbart bedre skalering enn Intel når de øker antall kjerner på sine prosessorer.

5826705[/snapback]

Så da skal vi ikke se bort ifra at AMD fortsatt kan være på topp om et års tid, men dette vil tiden vise.

5826796[/snapback]

Ja, hvis man tar med at AMD innen den tid også vil introdusere flere integrerte minnekontrollere, stor delt L3 cache, HyperTransport 2.0 med flere HT-linker, samt flere eksekveringsenheter for bedre flytetallsytelse så vil de ikke bare holde på ledelsen men faktisk øke den betydelig regner jeg med. Når man i tillegg tar med at AMD på samme tid går over til 300mm wafere og 65nm-produksjon så regner jeg også med at produksjonsprisene vil gå ned, så det lover absolutt meget bra med tanke på fremtidige flerkjerne-prosessorer fra AMD ja

5827282[/snapback]

Ja AMD har litt å by på de også, men mange har allerede kåret Conroe til suveren vinner, men jeg vil heller vente og se.

[snorreh]

Ja AMD har litt å by på de også, men mange har allerede kåret Conroe til suveren vinner, men jeg vil heller vente og se.

5827492[/snapback]

Ja, jeg har fått med meg det så du gjør nok lurt i å vente på skikkelige benchmarks

 

Utifra det jeg har lest om Core-arkitekturen hvor "Conroe" utgjør første generasjon så vil den yte merkbart bedre i 2-veis systemer enn forgjengerne Pentium-D og Core Duo som den er basert på. Samtidig vil "Conroe" også slite med de aller fleste utfordringene som disse prosessorene har mhp. skalering, så det er derfor ikke uten grunn at både hastigheten på FSB og cache-størrelsen har blitt økt betydelig. Det virker heller ikke som brikkesettene som blir lansert sammen med "Conroe" er noe å skryte av, så jeg regner med at det vil bli en del problemer med dette den første tiden etter lansering. Uansett, jeg har liten tro på at Core-arkitekturen vil skalere i nærheten av like bra i 4-veis systemer basert på de fundamentale begrensningene som jeg allerede har nevnt. Det vil derfor ikke forundre meg stort om "Kentsfield" blir en reprise på "Smithfield".

Endret 28. mars 2006 av snorreh

[Veritas_]

Vel. Det av info vi har sett til nå tyder vel på at conroe blir best, men en vet jo aldri.

 

Tror cpuene har møtt sin undergang i spillverden nå. Ikke at de forsvinner selvsagt, men at de vil ha mindre å si nå når det kommer egne fysikkkort/fysikkskjermkort.

[Anders Jensen]

MESI eller MOESI på singel socket dual core systemer er nesten uviktig av to grunner. Det ene er at cache coherency er en nesten ubetydelig aktivitet når en bare har to kjerner det andre er at Intel eliminerer problemet totalt i sine nyere prosessorer.

 

Om en ser på den gamle DC alternativene til Intel dvs alle Enhanced Netburst baserte DC prosessorer så er det en ulempe at de benytter MESI fremfor MOESI siden de har dedikert cache og må kjøre coherency på FSB. For singel socket Yonah og Conroe er det revnende likegyldig om det er snakk om MESI eller MOESI. Her er det kun mellom L1 at en kjører cache coherency. L2 er delt og dermed forsvinner hele problemstillingen med coherency*.

 

For Kentsfield (og Xeon) kommer en imidlertid igjen over på FSB for å kjøre coherency mellom de to delte L2 cachene og her er det igjen en ulempe at det kun benyttes MESI. Forhåpentligvis vil dette endres sammen med overgangen til CSI en gang der ute i det blå.

 

Det er imidlertid (og selvfølgelig, gitt omstendighetene) alt for enkelt å si at Intel vil få større problemer med skalering bare fordi de ikke bruker MOESI. Langt vigtigere faktorer for skalering er nok bruk av inclusive cache og ikke minst direktory strukturer for cache coherency, noe AMD mangler og som nok er den direkte årsaken til at overgangen til 8 sokler har vært noe trøblete ytelsesmessig skal en tro ryktene.

 

*) ja stjerne for de som kommer på hvorfor dette er noe unøyaktig. hint: DMA, men det hele er uviktig i denne sammenheng.

 

Edit: en liten ting til, den prosessoren som er avbildet er ikke en Intel prosessor men en quad core modul fra IBM med to dual core prosessorer og to eksterne L3 cacher.

Endret 28. mars 2006 av Anders Jensen

[snorreh]

Hvordan er lisensreglene for MS Vista mht prosessorer? Skal en betale per socket eller per kjerne?

5824086[/snapback]

Det vil bli omtrent som dagens lisensregler vil jeg anta, altså støtte for opptil 4-veis systemer med Windows XP og Windows Server 2003 Standard Edition, opptil 8-veis systemer med Windows Server 2003 Enterprise Edition og opptil 64-veis med Windows Server 2003 Datacenter Edition.

[Simen1]

Som A.J. sier så vil hele problematikken med cache coherency forsvinne med Intels "core"-arkitektur. (Vel, rettere sagt 2-kjernemodellene Merom, conroe og woodcrest, men på Kentsfield vil dette bli et problem igjen)

 

"Core" vil bare kjøre cache coherency mellom L1 cachene, mens AMD dobbeltkjerne med delt L3 cache (Kodenavn "K8L" ?)vil kjøre cache coherency mellom L3 cachene. Altså en lengre latency for cache coherency enn Intel vil få. Angående tidspunkt så kommer intel med sin løsning allerede i 3. kvartal i år, mens AMD skal komme etter ca et halvt år etterpå, 1. kvartal 2007. Sjansene for forsinkelser tror jeg er størst for AMD siden de samtidig skal gå over til 300mm og 65nm, og der dermed er flere ting som kan gå galt.

 

Eneste minus er at man ikke kan klokke på en ny kjerne!

Overklokke mener du? Hvorfor mener du at man ikke kan overklokke en ny kjerne-revisjon?

 

Dette kan gi en vannvittig utvikling de neste årene. Og hvis AMD har et forsprang, betyr det knallgod konkurranse. Kanskje CPUene kommer til å holde følge med GPUene fremover? CPUer4 kjerner, 4GPU er og ett fysikkort, Tenk den YTELSEN! Men Ossen skal minnemodulene henge med på dette her? 

5827261[/snapback]

Jeg har ikke så mye tro på SLI, Crossfire eller Quad-SLI. Da tror jeg mer på at de utvider kjernene yttligere i bredden. Altså ennå mer parallell prosessering enn dagens ganske mange vertex pipelines, shader engines osv. Siden fysikk og grafikk deler den egenskapen at det kan parallelliseres meget lett så tror jeg PPU som en egen brikke er like dødfødt som matteprosessoren i 386/486 og som separate 2D og 3D-akselleratorer. Som kjent smeltet matteprosessoren (x87) sammen med selve prosessoren og fikk store ytelsegevinster av det, samt at 2D og 3D smeltet sammen til ett skjermkort med begge deler.

 

Minnemodulene vil nok henge med på oppgraderingen. DDR2 har ganske mye båndbredde å by på (12,8GB/s med to kanaler), og jeg tror det er ganske mye av dette som står ubrukt selv i de fleste krevende situasjonene. Hvis det viser seg å bli et problem så kan man jo alltids prøve å fremskynde DDR3 litt.