Gå til innhold

CAS latency avhenger av mer enn effektiv DDRCLK?


Anbefalte innlegg

Jeg opplever at jeg ikke kan kjøre CAS latency på 2.5 clock cycles når jeg øker CPUCLK, jeg må da øke CAS til 3.

Jeg øker CPUCLK men setter DDR ratio asynkron i forhold til CPUCLK slik at den effektive frekvensen forblir <= 200 MHz.

Stock skal minnet klare 2.5 clock cycles på CAS latency og det gjør det, men det går altså ikke når jeg øker CPUCLK selv om frekvensen til memory forblir den samme. Hvorfor ikke?

Lenke til kommentar
Videoannonse
Annonse
  • 2 uker senere...

Opprett en konto eller logg inn for å kommentere

Du må være et medlem for å kunne skrive en kommentar

Opprett konto

Det er enkelt å melde seg inn for å starte en ny konto!

Start en konto

Logg inn

Har du allerede en konto? Logg inn her.

Logg inn nå
×
×
  • Opprett ny...