Gå til innhold

Knallsterkt fra AMD


Anbefalte innlegg

Athlon64 er vel MER tørste på stramme timings enn høy båndbredde.. Men DDR2 har vel fått bortimot tilsvarende timings nå.. (cas4 for ddr2 tilsvarer vel cas2 for ddr1 ?? har jeg hørt...)

5464477[/snapback]

Generellt er svaret ja, men dette som alt annet er problemavhengig, og med DC har A64 klart behov for større båndbredde i en del tilfeller. Med fremtidsplaner om co-prosessor og ytterligere vektorisering vil dette forsterke seg.

5465615[/snapback]

Nja, jeg tror ikke det er spesielt mange situasjoner der A64 har behov for høyere båndbredde. Bare se på A64-tester med 1 vs. 2 minnekanaler. Det er bare et fåtall tester ytelsen øker i. Jeg regnet ut en gang at ytelseforskjellen på 1 vs 2 minnekanaler ligger i gjennomsnitt i størrelseorden 3% i ikke-syntetiske tester på 3,2 vs. 6,4 GB/s og det blir neppe noen større prosentvis forskjell på å doble minnebåndbredden ennå en gang.

 

Test: Socket 754 versus 939 (altså enkel minnekanal vs. doble minnekanaler)

Endret av Simen1
Lenke til kommentar
Videoannonse
Annonse
Er enden på visa at det er klokkefrekvens som er den eneste måten som får noe til å gå vesentlig kjappere? (innad de forskjellige arkitekturene)

5465704[/snapback]

Eller enda flere kjerner.

5465768[/snapback]

 

hva med L2 cache? Intel drar jo det sist utav sine P4 prosessorer med opptil 4 MB(2 x 2MB) cache på en prosessor.. mens AMD har maks 2 MB (2 x 1MB).

Hvor mye nytte hadde for eksempel en X2 på 2 x 2,6GHz hatt av 2 x 2 MB cache kontra 2 x 1 MB ? Nå hadde vel størrelsen på kjernene blitt en del større, så det blir vel uansett ikke aktuelt før AMD går fra 90 til 65 nm prosess.. men likevel..

Endret av lohelle
Lenke til kommentar
Er enden på visa at det er klokkefrekvens som er den eneste måten som får noe til å gå vesentlig kjappere? (innad de forskjellige arkitekturene)

5465704[/snapback]

I utgangspunktet er svaret ja, men det spørs hva som defineres som samme arkitektur. Hvis du har en én-kjernarkitektur og kjører et program som er skrevet for én kjerne vil økt klokkefrekvens gi en raskere utføring av programmet.

 

Men hvis du sier at det er samme arkitektur når man lager en dobbelkjerneprosessor med utgangspunkt i det som tidligere var en enkeltkjerneprosessor så stiller saken seg litt annerledes.

Kjører du f.eks flere programmer samtidig kan da flere kjerner gi raskere utførelse selv om disse kjører på lavere frekvens enn det denne prosessoren gjorde som enkeltkjerne. Kjører du derimot bare ett program skrevet for én kjerne på denne dobbelkjerneprosessoren vil det gå senere. Og øker du frekvensen på en dobbelkjerneprosessor som kjører to programmer samtidig vil begge programmene i utgangspunktet utføres raskere enn før frekvensøkningen.

 

Så kan en fortsette å legge inn forutsetninger om hvor mange programmer som kjører samtidig, hvor mange kjerner disse er skrevet for og hvor mange kjerner man har til rådighet.

 

Så enden på visa er vel at det ikke er noe entydig svar. :)

Endret av el-asso
Lenke til kommentar
Athlon64 er vel MER tørste på stramme timings enn høy båndbredde.. Men DDR2 har vel fått bortimot tilsvarende timings nå.. (cas4 for ddr2 tilsvarer vel cas2 for ddr1 ?? har jeg hørt...)

5464477[/snapback]

Generellt er svaret ja, men dette som alt annet er problemavhengig, og med DC har A64 klart behov for større båndbredde i en del tilfeller. Med fremtidsplaner om co-prosessor og ytterligere vektorisering vil dette forsterke seg.

5465615[/snapback]

Nja, jeg tror ikke det er spesielt mange situasjoner der A64 har behov for høyere båndbredde. Bare se på A64-tester med 1 vs. 2 minnekanaler. Det er bare et fåtall tester ytelsen øker i. Jeg regnet ut en gang at ytelseforskjellen på 1 vs 2 minnekanaler ligger i gjennomsnitt i størrelseorden 3% i ikke-syntetiske tester på 3,2 vs. 6,4 GB/s og det blir neppe noen større prosentvis forskjell på å doble minnebåndbredden ennå en gang.

 

Test: Socket 754 versus 939 (altså enkel minnekanal vs. doble minnekanaler)

5465664[/snapback]

Så med DC vil dobling av båndbredden etter dine estimater gi 3%? Jeg siktet nok ikke til de applikasjonene du typisk ville brukt til benking, co-prosessor og økt vektorisering burde gi gode hint mot float intensiv kode, som kan være meget sulten på båndbredde.

Lenke til kommentar
hva med L2 cache? Intel drar jo det sist utav sine P4 prosessorer med opptil 4 MB(2 x 2MB) cache på en prosessor.. mens AMD har maks 2 MB (2 x 1MB).

Hvor mye nytte hadde for eksempel en X2 på 2 x 2,6GHz hatt av 2 x 2 MB cache kontra 2 x 1 MB ? Nå hadde vel størrelsen på kjernene blitt en del større, så det blir vel uansett ikke aktuelt før AMD går fra 90 til 65 nm prosess.. men likevel..

5465849[/snapback]

Test: L2-størrelse på AMD = lite viktig

Men som Del nevner; Men må se an testene i forhold til hvilke bruksområder den vil få i praksis.

Lenke til kommentar
Så med DC vil dobling av båndbredden etter dine estimater gi 3%? Jeg siktet nok ikke til de applikasjonene du typisk ville brukt til benking, co-prosessor og økt vektorisering burde gi gode hint mot float intensiv kode, som kan være meget sulten på båndbredde.

5466008[/snapback]

Vel, man må som du sier se an testene i forhold til bruksområdene. Men jeg tror de er representable for en god del av brukerene her på forumet. De 3% jeg beregnet for år og dag siden er forresten ikke fra det kildematerialet jeg linket men fra andre tester (litt annet utvalg av benchmarks). En annen ting er at jeg tror forskjellen blir ennå mindre enn 3% ved å gå fra DDR-400 + SC til DDR2-800 + DC. Grunnen er at det er tydeligvis skjelden begge kjernene forespør minnebåndbredde samtidig, dermed blir det ikke sammenlignbart med økningen fra 1 til 2 minnekanaler på SC.

 

om større minnebåndbredde hjelper eller ikke har vel VELDIG mye med hvilke applikasjoner som testes med.

 

Jeg går ut ifra at applikasjoner som BÅDE drar god nytte av SMP OG høy minnebåndbredde vi bli langt kjappere med DDR2 enn DDR1..

5466054[/snapback]

se over her.

Lenke til kommentar
Så med DC vil dobling av båndbredden etter dine estimater gi 3%? Jeg siktet nok ikke til de applikasjonene du typisk ville brukt til benking, co-prosessor og økt vektorisering burde gi gode hint mot float intensiv kode, som kan være meget sulten på båndbredde.

5466008[/snapback]

Vel, man må som du sier se an testene i forhold til bruksområdene. Men jeg tror de er representable for en god del av brukerene her på forumet. De 3% jeg beregnet for år og dag siden er forresten ikke fra det kildematerialet jeg linket men fra andre tester (litt annet utvalg av benchmarks). En annen ting er at jeg tror forskjellen blir ennå mindre enn 3% ved å gå fra DDR-400 + SC til DDR2-800 + DC. Grunnen er at det er tydeligvis skjelden begge kjernene forespør minnebåndbredde samtidig, dermed blir det ikke sammenlignbart med økningen fra 1 til 2 minnekanaler på SC.

 

om større minnebåndbredde hjelper eller ikke har vel VELDIG mye med hvilke applikasjoner som testes med.

 

Jeg går ut ifra at applikasjoner som BÅDE drar god nytte av SMP OG høy minnebåndbredde vi bli langt kjappere med DDR2 enn DDR1..

5466054[/snapback]

se over her.

5466258[/snapback]

 

 

tja.. hva med encoding (divx osv) og andre "ting" der det er jevnlig behov for data..?

Lenke til kommentar
Så med DC vil dobling av båndbredden etter dine estimater gi 3%? Jeg siktet nok ikke til de applikasjonene du typisk ville brukt til benking, co-prosessor og økt vektorisering burde gi gode hint mot float intensiv kode, som kan være meget sulten på båndbredde.

5466008[/snapback]

Vel, man må som du sier se an testene i forhold til bruksområdene. Men jeg tror de er representable for en god del av brukerene her på forumet. De 3% jeg beregnet for år og dag siden er forresten ikke fra det kildematerialet jeg linket men fra andre tester (litt annet utvalg av benchmarks). En annen ting er at jeg tror forskjellen blir ennå mindre enn 3% ved å gå fra DDR-400 + SC til DDR2-800 + DC. Grunnen er at det er tydeligvis skjelden begge kjernene forespør minnebåndbredde samtidig, dermed blir det ikke sammenlignbart med økningen fra 1 til 2 minnekanaler på SC.

 

om større minnebåndbredde hjelper eller ikke har vel VELDIG mye med hvilke applikasjoner som testes med.

 

Jeg går ut ifra at applikasjoner som BÅDE drar god nytte av SMP OG høy minnebåndbredde vi bli langt kjappere med DDR2 enn DDR1..

5466054[/snapback]

se over her.

5466258[/snapback]

 

 

tja.. hva med encoding (divx osv) og andre "ting" der det er jevnlig behov for data..?

5466277[/snapback]

 

Denne du mener ? http://www.tomshardware.com/2005/11/21/the...005/page32.html

Lenke til kommentar
Så med DC vil dobling av båndbredden etter dine estimater gi 3%? Jeg siktet nok ikke til de applikasjonene du typisk ville brukt til benking, co-prosessor og økt vektorisering burde gi gode hint mot float intensiv kode, som kan være meget sulten på båndbredde.

5466008[/snapback]

Vel, man må som du sier se an testene i forhold til bruksområdene. Men jeg tror de er representable for en god del av brukerene her på forumet. De 3% jeg beregnet for år og dag siden er forresten ikke fra det kildematerialet jeg linket men fra andre tester (litt annet utvalg av benchmarks). En annen ting er at jeg tror forskjellen blir ennå mindre enn 3% ved å gå fra DDR-400 + SC til DDR2-800 + DC. Grunnen er at det er tydeligvis skjelden begge kjernene forespør minnebåndbredde samtidig, dermed blir det ikke sammenlignbart med økningen fra 1 til 2 minnekanaler på SC.

 

om større minnebåndbredde hjelper eller ikke har vel VELDIG mye med hvilke applikasjoner som testes med.

 

Jeg går ut ifra at applikasjoner som BÅDE drar god nytte av SMP OG høy minnebåndbredde vi bli langt kjappere med DDR2 enn DDR1..

5466054[/snapback]

se over her.

5466258[/snapback]

 

 

tja.. hva med encoding (divx osv) og andre "ting" der det er jevnlig behov for data..?

5466277[/snapback]

 

Denne du mener ? http://www.tomshardware.com/2005/11/21/the...005/page32.html

5466323[/snapback]

 

 

heh.. var ikke så VELDIG mye å hente fra 512 KB til 1 MB nei.....

 

hjelper vel mer på Intels lange pipelines.. (P4)

Endret av lohelle
Lenke til kommentar
Vel, man må som du sier se an testene i forhold til bruksområdene. Men jeg tror de er representable for en god del av brukerene her på forumet. De 3% jeg beregnet for år og dag siden er forresten ikke fra det kildematerialet jeg linket men fra andre tester (litt annet utvalg av benchmarks). En annen ting er at jeg tror forskjellen blir ennå mindre enn 3% ved å gå fra DDR-400 + SC til DDR2-800 + DC. Grunnen er at det er tydeligvis skjelden begge kjernene forespør minnebåndbredde samtidig, dermed blir det ikke sammenlignbart med økningen fra 1 til 2 minnekanaler på SC.

Sant nok, hvis du leser mitt opprinnelige innlegg en gang til, besvarte jeg den generelle biten som du her argumenterer på. Jeg har jo frostått at video+gaming er populært på forumet, men jeg er nok langt i fra den eneste her som er opptatt av andre bruksområder, og Opteron er sentralt i artikkelen vi diskuterer. Derfor var det etter min mening fullt på plass å påpeke at minnebåndbredde faktisk i enkelte tilfeller er begrensende faktor også på Opteron. For float intensiv kode er dette ganske intuitivt, bare beregn antall teoretisk GFlops til en DC og sammenlign med båndbredden. For vår nye kjeledegge FX-60, er dette 4x2.6=10.4. Som kjent kreves to tall når du utfører en binæroperasjon, f.eks. add, så da er vi oppe i et teoretisk behov for 20.8 Giga slike tall pr. klokkesyklus, som gjerne er hver på 64 bit ved bruk av SSE2. Hvordan hadde du tenkt å fore denne med nok data til å utnytte dette? Hvis vi i tillegg begynner å spekulere i co-prosessorer og økt vektorisering ser du antagelig hvor jeg vil hen.

Endret av Del
Lenke til kommentar

Leste et sted i dag, husker ikke hvor, men at amd kom til øke til 5mb l2 cache. Skal prøve å finne ut hvor det var

 

EE Times has discovered some interesting information regarding a new partnership AMD has developed that could result in processors using up to 5MB L2 cache in the very near future. Dubbed Z-RAM, this new memory technology from Innovative Silicon uses a SOI process to allow for some extremely dense and higher capacities. Two years from now, it should be interesting to see what AMD can do with this new technology and a new 65u process.

"The dramatic increase in density offered by ISi's Z-RAM embedded memory can enable much larger on-chip microprocessor cache memories resulting in improved performance and reduced I/O power consumption," said Craig Sander, corporate vice president of technology development at AMD.

Endret av Goodall
Lenke til kommentar
Leste et sted i dag, husker ikke hvor, men at amd kom til øke til 5mb l2 cache. Skal prøve å finne ut hvor det var

5466433[/snapback]

Du tenker sikkert på disse nyhetssakene:

 

AMD licenses Innovative Silicon's SOI memory

Microprocessor company Advanced Micro Device Inc. has signed a technology license for "floating-body" silicon-on-insulator (SOI) memory developed by startup company Innovative Silicon Inc. AMD (Sunnyvale, Calif.) said it is interested in the Z-RAM (zero capacitor) technology for use in its microprocessors.

 

The embedded memory is a good fit with AMD, which has moved all its microprocessor production over to SOI manufacturing processes. ISi (Santa Clara, Calif.) has claimed that Z-RAM can achieve five times the density of embedded SRAM, the conventional memory choice for on-chip caches, and twice the density of embedded DRAM.

 

5MB L2 Cache Coming?

Z-RAM promises 5 times the density of SRAM so could we see dual core chips with 5MB of L2 per core? The story also alludes to this tech showing up in AMD CPUs as soon as two years from now. In two years Fab 36 will be at full capacity, and 65nm will be well in hand. I for one wouldn't mind an FX60 with 10MB of L2 cache, or perhaps by then a quad core FX100 with 40MB of L2? :) On the Innovative Silicon site you can find white papers and an independent analysis for their technology. Apparently it is good enough to get them financial backing from Austin Ventures. We will see what else we can discover about Z-RAM and report what we find out.

 

Update: It appears now that current Z-RAM technology is fast enough for an L2 cache, but not for high end processors. It is possible that AMD could utilize Z-RAM for a L3 cache, or that the memory technology could improve enough so that L2 cache usage is possible.

Høres spennende ut :)

Endret av snorreh
Lenke til kommentar

Goodall, nå står det ikke at AMD trolig kommer til å øke mengden L2 cache til 5MiB per kjerne, men at tettheten av L2 cachen blir 5 ganger høyere. Ytelsemessig tror jeg det er dårlig utnyttelse av areal å bruke alt det frigjorte arealet på mer L2 cache. Jeg tipper vi heller får se samme mengde L2 cache som i dag på Athlon64-serien men at brikkene blir desto mindre og desto billigere. Men for Operon-serien kan dette bety endringer. F.eks at Opteron DC får 2x2MiB L2 cache + f.eks 4MiB delt L3 cache. Eller f.eks 2x1MiB L2 cache + 8MiB delt L3 cache. Noe sånt. AMD har i hvertfall pratet om delt L3 cache på fremtidige DC produkter og da faller det naturlig at det er snakk om Opteron.

 

Intel har forsåvidt ligget milevis forran AMD på tettpakking av cache i mange år (10 år?) så det er på tide at AMD får gjort noe med dette problemet.

 

Ps. AMD virker litt som de har fått penger i lomma i det siste og handler som kvinnfolk i klesbutikker på lønningsdagen.. :p

Lenke til kommentar
Men i dag ble det oppgang. På IT-fronten steg chip-produsenten Advanced Micro Devices hele 11 prosent etter en kvartalsrapport som viser at denne lillebroren til Intel er i ferd med å bli en farlig utfordrer.

http://pub.tv2.no/nettavisen/na24/article539153.ece  ;)

5467237[/snapback]

 

Gjør ikke noe for oss som har aksjer der,blir penger av dette over tid :D

5467861[/snapback]

 

F*** og, tenkte faktisk å kjøpe en del AMD-aksjer noen mnd. siden... :cry:

Lenke til kommentar

Opprett en konto eller logg inn for å kommentere

Du må være et medlem for å kunne skrive en kommentar

Opprett konto

Det er enkelt å melde seg inn for å starte en ny konto!

Start en konto

Logg inn

Har du allerede en konto? Logg inn her.

Logg inn nå
×
×
  • Opprett ny...