OCZ lanserer DDR2-800-minne

[Simen1]

Joda, men den viser at DDR2 har dobbelt så høye tilgangstider som DDR(1) ved samme klokkefrekvens.

Jaja, heldigvis så snakker vi om dobbelt så høy klokkefrekvens for DDR2 i denne tråden, så da går det vel opp i opp.

 

Som for DDR(1) så øker tilgangstidene på DDR2 med klokkefrekvensen, og mhp. dette så er altså DDR400 totalt overlegen DDR2-800.

Tilgangstiden øker om man skrur opp frekvensen på en enkelt brikke ja, men så lanseres det jo stadig nye brikker som klarer mer. F.eks PC2100 CL2 kan sikkert ofte klokkes til PC2700 CL3, men så han man jo PC2700 CL2-brikker osv. Det samme gjelder naturligvis DDR2. DDR2-400 CL4 har f.eks langt tregere latency (20ns) enn DDR2-800 CL5 (12,5ns). Så utviklingen går fremover her også.

 

Så lave tilgangstider som mulig er alfa og omega mhp. best mulig ytelse til et system,..

Latency er bare en liten del i den store sammenhengen, Latency er ikke alfa og omega for ytelse generellt. Særlig ikke på Intel-systemer. Der spiller båndbredden en mye viktigere rolle for ytelsen enn latencyen. Ytelsen til DDR-400 CL2 vil være ganske så underlegen DDR2-800 CL5 på slike systemer. (Det er vel hovedsaklig intel-systemer denne tråden handler om siden DDR2 ikke kommer til AMD-plattformen før i 2006 en gang)

Endret 24. april 2005 av Simen1

[snorreh]

Joda, men den viser at DDR2 har dobbelt så høye tilgangstider som DDR(1) ved samme klokkefrekvens.

Jaja, heldigvis så snakker vi om dobbelt så høy klokkefrekvens for DDR2 i denne tråden, så da går det vel opp i opp.

Tja, jeg er ikke helt overbevist om akkurat det.

 

Som for DDR(1) så øker tilgangstidene på DDR2 med klokkefrekvensen, og mhp. dette så er altså DDR400 totalt overlegen DDR2-800.

Tilgangstiden øker om man skrur opp frekvensen på en enkelt brikke ja, men så lanseres det jo stadig nye brikker som klarer mer. F.eks PC2100 CL2 kan sikkert ofte klokkes til PC2700 CL3, men så han man jo PC2700 CL2-brikker osv. Det samme gjelder naturligvis DDR2. DDR2-400 CL4 har f.eks langt tregere latency (20ns) enn DDR2-800 CL5 (12,5ns). Så utviklingen går fremover her også.

Joda, men utviklingen går samtidig fremover for DDR(1) også så da henger egentlig DDR2 fortsatt etter:

http://www.xbitlabs.com/news/memory/displa...0224184740.html

OCZ Technology used AMD Athlon 64-series processor along with a mainboard based on NVIDIA nForce4-series chipset. The company’s specialists managed to overclock OCZ memory modules to 772MHz with CL3 4-4-15 latencies.

http://www.xbitlabs.com/news/memory/displa...0303001951.html

Following a successful overclock of DDR SDRAM to 772MHz, OCZ Technology, a leading maker of memory modules, unveiled the release of 600MHz DDR products with relatively aggressive latencies. This is the company’s second attempt to commercially conquer the 600MHz milestone and posed a significant test for the company’s technologies.

[...]

OCZ’s PC4800 EL DDR Platinum Limited Edition memory modules are rated to operate at 600MHz with CL2.5 4-4-10 latency settings, the most aggressive in the industry for the 600MHz DDR speed-bin.

http://www.xbitlabs.com/news/memory/displa...0406131751.html

OCZ PC-5000 EL DDR Platinum DFI nF4 Special of memory modules is certified to run at 625MHz with CL3 4-4-10 latency settings.

 

Tilgangstider på dette minnet fra OCZ:

 

DDR625: 2000 * CL 3.0 / 625 "MHz" = 9.6ns

DDR600: 2000 * CL 2.5 / 600 "MHz" = 8.3ns

DDR772: 2000 * CL 3.0 / 772 "MHz" = 7.7ns

 

Det er altså 4-30% bedre enn DDR400 CL2 (10ns) og altså hele 30-60% bedre enn DDR2-800 CL5 (12.5ns)

 

Så lave tilgangstider som mulig er alfa og omega mhp. best mulig ytelse til et system, det gjelder like mye for minne, som for cache, buss, harddisk, nettverk, etc.

Latency er bare en liten del i den store sammenhengen, Latency er ikke alfa og omega for ytelse generellt. Særlig ikke på Intel-systemer. Der spiller båndbredden en mye viktigere rolle for ytelsen enn latencyen. Ytelsen til DDR-400 CL2 vil være ganske så underlegen DDR2-800 CL5 på slike systemer. (Det er vel hovedsaklig intel-systemer denne tråden handler om siden DDR2 ikke kommer til AMD-plattformen før i 2006 en gang)

Det er jeg ikke enig i, for det er først og fremst pga. lavere tilgangstider til minne osv. at AMD-plattformen har et såpass klart overtak på Intel-plattformen for tiden. Det at Intel-systemer ikke drar like mye nytte av minne med lav tilgangstid sier kanskje litt om hvor lite effektiv denne arkitekturen faktisk er. Når det er sagt så kan vi nok trygt slå fast at et AMD-system med DDR772 CL3, DDR600 CL2.5 eller DDR625 CL3 ville yte merkbart bedre enn med DDR2-800 CL5 ettersom båndbredde ikke representerer noen flaskehals mhp. ytelse på denne arkitekturen. DDR2-800 må nok ned på minst CL4 (10ns) eller helst CL3 (7.5ns) før det faktisk er bedre enn DDR(1) på alle måter, og forhåpentligvis er dette tilgjengelig innen AMD går over til DDR2 iløpet av 2006 for ellers så ser jeg ikke helt poenget med å bytte.

Endret 24. april 2005 av snorreh

[Playmofetish]

Jeg må innrømme jeg har falt litt ut av DDR2-kappløpet. Det var enklere i gamle dager, da prosessor og minne vanligvis kjørte på samme buss. HTT på Athlon 64 er noe forvirrende, men der kjører man tross alt på samme grunnprinsipper som P4 Socket 478 og K7. (Minnehastighet/FSB * multiplier = klokkefrekvens)

 

Hvordan er det med LGA 775 og nyere chipset der det er støtte for 1067MHz FSB, kjører minnet asynkront hele veien, eller er det fortsatt samme prinsipp som tidligere sokler? Gidder noen å kjapt oppsummere busser og multiplier på LGA 775?

[Simen1]

Beklager mye sitering her, jeg klipper det ned til det virktigste:

 

Joda, men utviklingen går samtidig fremover for DDR(1) også så da henger egentlig DDR2 fortsatt etter:

Som du sier, de går begge fremover, men forskjellen er at DDR ikke blir JEDEC-godkjent for mer enn 400"MHz". DDR2-667 blir nok snart godkjent og DDR2-800 blir trolig godkjent i 2006.

 

DDR625: 2000 * CL 3.0 / 625 "MHz" = 9.6ns

DDR600: 2000 * CL 2.5 / 600 "MHz" = 8.3ns

DDR772: 2000 * CL 3.0 / 772 "MHz" = 7.7ns

Greie hastigheter det der. Dessverre så er det svært lav yield på slike brikker (DRAM-cellene). Dette blir nok aldri offisielle hastigheter noen passer. DDR2 derimot, har en klokkehastighet på DRAM-cellene som er bare 1/4 av disse 800"MHz". Dermed er det mye større rom for at DDR2 skal komme mye lengre enn DDR.

 

SDram hadde DRAMceller som gikk på 66-133MHz (166 overklokkingsminne) Begrensningene lå hovedsaklig i yield på den produksjonsprosessen som var da. DDR har kommet et stykk lengre: 100-200MHz og som du sier opp til rundt 300MHz på overklokkingsminne. DDR2 starter også på 100MHz DRAM-celler men har tilgjengjeld 4 ganger så høy båndbredde som SDram med samme DRAM-cellehastighet. DDR2 er nå oppe i 200MHz DRAMcellehastighet, mens 300 ikke er usansynlig om et par år (offisielle godkjente hastigheter), og rundt 400MHz på overklokkingsminne. Det skulle gi henholdsis DDR2-1200 og DDR2-1600 (i ca 2007). DDR kommer altså bare til å sakke mer og mer akterut.

 

Da kommer bildet til å se noe slik ut:

2005:

DDR-400 CL2 (offisiell) 3,2GB/s 10ns

DDR-600 CL2,5 (overklokkingsminne) 4,8GB/s 8,33ns

DDR2-667 CL3 (offisiell) 5,3GB/s 9ns

DDR2-800 CL5 (overklokkingsminne) 6,4GB/s 12,5ns

 

2006:

DDR-400 CL2 (offisiell) 3,2GB/s 10ns

DDR-625 CL2,5 (overklokkingsminne) 5,0GB/s 8ns

DDR2-800 CL4 (offisiell) 6,4GB/s 10ns

DDR2-1000 CL5 (overklokkingsminne) 8GB/s 10ns

 

2007:

DDR2-1000 CL4 (offisiell) 8GB/s 8ns

DDR2-1200 CL5 (overklokkingsminne) 10GB/s 8,33ns

 

Det at Intel-systemer ikke drar like mye nytte av minne med lav tilgangstid sier kanskje litt om hvor lite effektiv denne arkitekturen faktisk er.

Tvert i mot. Det viser hvor bra minnet caches og data forhåndslastes i tide i Pentium4. Det at AMD's interne minnekontroller tjener på at minnet har lav latency tyder på at AMD har slitt med å finne andre metoder for å precatche og cache minne. Akkurat det siste argumentet er lett forståelig når man ser på cache-teknologien til intel: hver SRAM-celle tar langt mindre plass og det er dermed svært billig for intel å ha mye cahce.

[2 Fast 4 Biltema]

Hva betyr "JEDEC godkjent"?

[Simen1]

Hva betyr "JEDEC godkjent"?

JEDECJEDEC is the leading developer of standards for the solid-state industry. Almost 2400 participants, appointed by some 270 companies work together in 50 JEDEC committees meet the needs of every segment of the industry, manufacturers and consumers alike. The publications and standards that they generate are accepted throughout the world. All JEDEC standards are available online, at no charge.

JEDEC er et standariseringsorgan som blandt annet samordner standardene for minne mellom alle produsentene. Minne som ikke er JEDEC-standarisert kan ha problemer med å være kompatibelt med brikkesett eller problemer med å nå de klokkehastighetene og timingene de er laget for.

[snorreh]

Joda, men utviklingen går samtidig fremover for DDR(1) også så da henger egentlig DDR2 fortsatt etter:

Som du sier, de går begge fremover, men forskjellen er at DDR ikke blir JEDEC-godkjent for mer enn 400"MHz". DDR2-667 blir nok snart godkjent og DDR2-800 blir trolig godkjent i 2006.

Joda, men her snakker vi tross alt om overklokkingsminne fra OCZ som neppe kommer til å bli godkjent av JEDEC uansett.

 

DDR625: 2000 * CL 3.0 / 625 "MHz" = 9.6ns

DDR600: 2000 * CL 2.5 / 600 "MHz" = 8.3ns

DDR772: 2000 * CL 3.0 / 772 "MHz" = 7.7ns

Greie hastigheter det der. Dessverre så er det svært lav yield på slike brikker (DRAM-cellene). Dette blir nok aldri offisielle hastigheter noen passer. DDR2 derimot, har en klokkehastighet på DRAM-cellene som er bare 1/4 av disse 800"MHz". Dermed er det mye større rom for at DDR2 skal komme mye lengre enn DDR.

[...]

Det skulle gi henholdsis DDR2-1200 og DDR2-1600 (i ca 2007). DDR kommer altså bare til å sakke mer og mer akterut.

Joda, men innen den tid så er DDR3 ute og DDR2 er like langt

 

Da kommer bildet til å se noe slik ut:

2005:

DDR-400 CL2 (offisiell) 3,2GB/s 10ns

DDR-600 CL2,5 (overklokkingsminne) 4,8GB/s 8,33ns

DDR2-667 CL3 (offisiell) 5,3GB/s 9ns

DDR2-667 CL3 (9ns) blir neppe noen offisiell JEDEC-standard, men mer sannsynlig DDR2-667 CL5 (15ns) ifølge Intel:

http://developer.intel.com/technology/memo...ram_results.htm

 

Det at Intel-systemer ikke drar like mye nytte av minne med lav tilgangstid sier kanskje litt om hvor lite effektiv denne arkitekturen faktisk er.

Tvert i mot. Det viser hvor bra minnet caches og data forhåndslastes i tide i Pentium4. Det at AMD's interne minnekontroller tjener på at minnet har lav latency tyder på at AMD har slitt med å finne andre metoder for å precatche og cache minne. Akkurat det siste argumentet er lett forståelig når man ser på cache-teknologien til intel: hver SRAM-celle tar langt mindre plass og det er dermed svært billig for intel å ha mye cahce.

En integrert minnekontroller er mer effektivt uansett om minnet har lave tilgangstider eller ikke. Det at Intel benytter billige teknikker for å skjule økte tilgangstider i arkitekturen sin, som f.eks. mer cache og HyperThreading, endrer ikke på dette:

http://arstechnica.com/news/posts/1074838905.html

The downside to the P4's deep-and-narrow approach (vs. the shallow-and-wide alternative) is that the processor is more dependant on latency-hiding techniques like branch prediction and caching. Well, hyperthreading is also essentially a latency-hiding technique as well, in the sense that in the case of a cache miss the processor can (ideally) fill up the available execution slots with instructions from another thread.

Det er ikke så dumt å gjøre det, men det sier heller ingenting om hvor effektiv arkitekturen til Intel faktisk er. Det at AMD får bedre ytelse på sin arkitektur uten disse knepene er bevis nok for meg iallefall

Endret 25. april 2005 av snorreh

[2 Fast 4 Biltema]

Hvordan regnet du ut (ddr2)5=(ddr1)2,5?

Latency måles på samme måter på DDR1 og DDR2. Dvs. det måles i antall klokkesykluser. Latency kan alternativt også måles i tid, noe jeg synes er mer beskrivende. Litt mer konkret: DDR1-400"MHz" CL2 er det samme som 200MHz klokkehastighet * 2 signaler per klokkesyklus = 400 "MHz" signalhastighet ("datarate").

 

200MHz = 200 millioner klokkesykluser per sekund. Eller om man snur på det:

1/(200 millioner) = 5 stk milliarddelt sekund per klokkesyklus = 5 nanosekunder (ns). Dette er tiden det tar for hver klokkesyklus å gjennomføres. Hvis Cas Latency = 2 klokkesykluser så tar altså latencyen 2 * 5ns = 10ns målt i tid. (for DDR1-400 vel og merke)

 

DDR2-800 regnes ut på samme måten, men her må man holde tunga rett i munnen siden klokkesyklusene går dobbelt så raskt. (800"MHz" i stedet for 400"MHz" datarate) DDR2 sender også 2 signaler per klokkesyklus så det gir ingen forskjell i forhold til DDR1.

 

400MHz = 400 millioner klokkesykluser per sekund. Eller om man snur på det:

1/(400 millioner) = 2,5 stk milliarddelt sekund per klokkesyklus = 2,5 nanosekunder (ns). Dette er tiden det tar for hver klokkesyklus å gjennomføres. Hvis Cas Latency = 5 klokkesykluser så tar altså latencyen 5 * 2,5ns = 12,5ns målt i tid. (for DDR2-800 vel og merke)

 

Vel.. Det er i hvertfall den pedagogisk riktige måten å forklare det på. Hvis man ikke ønsker å tenke på noe på virkemåten men bare vil ha en rask omregning så kan man koke ned alt det ovenstående til:

 

Lateny målt i tid (ns) = 2000 * Cas Latency / "MHz" datarate

 

Eksempelvis:

Tid = 2000 * CL 2 / 400 "MHz" = 10ns

Tid = 2000 * CL 5 / 800 "MHz" = 12,5ns

Må ikke FSB på hovedkortet og prossesoren være på 400Mhz for at DDR2 minnebrikker på 800MHz og 5-5-5-8 timings skal være like effektive som DDR1 med 400Mhz og 2,5-2,5-2,5-4 Timings?

 

 

 

 

Ps. jeg vet at jeg er veldig dårlig til å formulere

[Simen1]

Må ikke FSB på hovedkortet og prossesoren være på 400Mhz for at DDR2 minnebrikker på 800MHz og 5-5-5-8 timings skal være like effektive som DDR1 med 400Mhz og 2,5-2,5-2,5-4 Timings?

Så lenge FSB er synkron med minnebussen med hele multipler og ram er tilknyttet northbridge så stemmer det.

F.eks

400FSB:400RAM eller

800FSB:400RAM eller

1200FSB:400RAM eller

400FSB:800RAM eller

800FSB:800RAM eller

1200FSB:800RAM (overklokket) eller

400FSB:1200RAM eller

800FSB:1200RAM eller

1200FSB:1200RAM eller

 

Av disse brukes i praksis ikke de som er grå [/color]

 

På fremtidige AMD-systemer med integrert DDR2 minnekontroller så er ikke det nødvendig. Da kan "FSB" (HT-bussen) kjøres asynkront med minnebussen uten at man får noe ytelsetap av det.