martiol Skrevet 10. februar 2005 Del Skrevet 10. februar 2005 Men vi kan jo si at hvis du setter deg ned å skriver et spill i assebly så blir det mye raksere. Men ingen gjør det.. Det blir alt for tidtagende. SSE er for vanskelig å bruke. Skal man bruke det må man gå utenom de høynivå teknikkene vi bruker i dag å gå tilbake 30 år og kode semi-maskinkode igjen. Det er ikke mulig. Så lenge du kompilerer mot spesifik hardware så er det da ikke noe stort problem å implementere en rutine eller 2 i assembly. Med GCC kan du til og med bruke asm("") direkte i c/c++, og du har sikkert noe tilsvarende for VC. Ja men hvor kode har man råd til å programmere i asm. Det er alt for tidkrevende.. Det går ann i små iterasjoner men i store (spill) går det ikke ann å programmere alt i asm. Selv om det hadde vært det beste. Lenke til kommentar
snorreh Skrevet 10. februar 2005 Del Skrevet 10. februar 2005 Noen som vet hvor større ytelse vi kan forvente av CPU'en med dette instruksjonssettet, er det forresten kun SSE3 støtte eller har den blitt enda grundigere optimalisert. Det er noen ting til. Jeg husker ikke alt, men tror minnekontrolleren har fått en liten overhaling. (Ennå bedre kompatibilitet med minne, og støtte for full hastighet selv om alle minneplassene er i bruk) Edit: AMD to upgrade memory controller New and cool and stuff By Charlie Demerjian: Tuesday 18 January 2005, 14:56 ONE MORE BIT ABOUT AMD and memory to expand on yesterday's DDR2 story. One of the biggest updates to the E0 step Athlon64s that will be announced soon is the memory controller. The new parts support double sided DIMMs in all slots at DDR-400. Previously you had to drop to DDR-333 or take your chances. Now it should just work. It will probably also be faster, but I have yet to see numbers. For those out of the loop, E0 will also bring massive power savings due to the IBM strained silicon process along with SSE3. If AMD ever gets around to announcing them, they will be a very good thing. µ Se også vedlagt bilde. Lenke til kommentar
snorreh Skrevet 10. februar 2005 Del Skrevet 10. februar 2005 Dokumentasjon fra AMD bekrefter nå at vi kan forvente SSE3-støtte i kommende Athlon 64-prosessorer. Prosessorene ventes på markedet senere i år. Det er ikke bare Athlon 64 som snart får SSE3-støtte, også Opteron får både SSE3-støtte og PowerNow! (Cool'n'Quiet)-støtte fra og med rev. E. Low-power Mobile Athlon 64 "Lancaster" samt Turion 64 vil også få SSE3-støtte samtidig. Se vedlagt bilde for referanser til dette i AMD sin dokumentasjon. Lenke til kommentar
stigfjel Skrevet 10. februar 2005 Del Skrevet 10. februar 2005 (endret) 4X512MB er tull uansetkjøp heller 2X1024 Vet du hva du prater om her!? Mine 512MB OCZ PC3200 Rev2 brikker klarer 2-2-2-5 timings, mens de beste 1024MB brikkene (Kingston) klarer 2.5-3-3-7 ved DDR400. Her ligger det en ytelsesforskjell... Som nevnt før, Corsair har 1 GB PC3200 minnebrikker som klarer 2-3-3-6, de første og kanskje eneste i sitt slag. Dessuten er det mange hovedkort som kan få stabilitetsproblemer ved å kjøre 4 dobbeltsidige minnebrikker, men det er også en god del hk som klarer dette helt fint. Det 2x1 GB settet fra Corsair koster forøvrig over 5000 kroner. Men her er vil langt utenfor topic. Post nr. 3000! Endret 10. februar 2005 av stigfjel Lenke til kommentar
Simen1 Skrevet 11. februar 2005 Del Skrevet 11. februar 2005 <...> Se også vedlagt bilde. Jeg så en interresant detalj der: Winchester, Venice og de to utgavene av Palermo skal ha nøyaktig samme størrelse på kjernen: 84mm^2. Jeg tolker det til at de to utgavene av palermo egentlig er samme kjerne som winchester og Venice bare med noe av L2-cachen slått av. Lurer på om det går an å trikse det til så man låser opp den ekstra L2 cachen på Palermo? Slik det gikk på Duron "Applebread". Kanskje det også går an å låse opp x86-64 egenskapene også? Lenke til kommentar
snorreh Skrevet 11. februar 2005 Del Skrevet 11. februar 2005 (endret) Lurer på om det går an å trikse det til så man låser opp den ekstra L2 cachen på Palermo? Slik det gikk på Duron "Applebread". Kanskje det også går an å låse opp x86-64 egenskapene også? Det er kanskje mulig hvis man fjerner lokket på prosessoren, isåfall er jeg rimelig sikker på at Overclockers.ru vil gjøre et forsøk Men jeg tviler egentlig på at det vil gå, for å sitere ufo: http://forum.hardware.no/index.php?showtop...0entry2311764 Denne aktiveringa er mulig ved å endre laser-lock'ene på selve CPUen. Celeron, Pentium, Opteron og Athlon64/FX har IKKE slike laser-locks. Det blir da umulig å endre oppførselen av CPUene slik som er gjort tidligere. Denne kastreringa blir gjort i micro-rom'en inne i selve CPUen. Det er her navnet, frekvensen, multiplieren osv står skrevet i disse prosessorene. Endret 11. februar 2005 av snorreh Lenke til kommentar
ATWindsor Skrevet 11. februar 2005 Del Skrevet 11. februar 2005 Lurer på om det går an å trikse det til så man låser opp den ekstra L2 cachen på Palermo? Slik det gikk på Duron "Applebread". Kanskje det også går an å låse opp x86-64 egenskapene også? Det er kanskje mulig hvis man fjerner lokket på prosessoren, isåfall er jeg rimelig sikker på at Overclockers.ru vil gjøre et forsøk Men jeg tviler egentlig på at det vil gå, for å sitere ufo: http://forum.hardware.no/index.php?showtop...33;entry2311764 Denne aktiveringa er mulig ved å endre laser-lock'ene på selve CPUen. Celeron, Pentium, Opteron og Athlon64/FX har IKKE slike laser-locks. Det blir da umulig å endre oppførselen av CPUene slik som er gjort tidligere. Denne kastreringa blir gjort i micro-rom'en inne i selve CPUen. Det er her navnet, frekvensen, multiplieren osv står skrevet i disse prosessorene. Pleier å være noen som prøver seg uansett AtW Lenke til kommentar
el_salvad Skrevet 17. februar 2005 Del Skrevet 17. februar 2005 Anandtech har sett litt nærmere på AMDs SSE3 her: http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2350 Lenke til kommentar
snorreh Skrevet 20. februar 2005 Del Skrevet 20. februar 2005 Overclockers kommentererer Rev. E her: E Stepping Power On the whole, given the circumstances, it looks like AMD has done a fairly good job keeping the heat down using strained silicon, which probably was the straw that broke Prescott's back.[...] It is simply not true that all SOI chips are cool chips. What is true is that if you run them at moderate speeds, they are pretty cool-running compared to Intel design Crank up the frequency, though, and the numbers jump. True, they don't jump up as much as Prescott, but they still jump up a lot. The comparison between Hammer and Prescott isn't cool vs hot. It is very hot vs. intolerable. Lenke til kommentar
Anbefalte innlegg
Opprett en konto eller logg inn for å kommentere
Du må være et medlem for å kunne skrive en kommentar
Opprett konto
Det er enkelt å melde seg inn for å starte en ny konto!
Start en kontoLogg inn
Har du allerede en konto? Logg inn her.
Logg inn nå