Itanium 2 vinner terreng

[Knick Knack]

Montecito prosessorer er allerede solgt (ikke levert )

 

http://www.computerworld.com.au/index.php/...88;fp;16;fpid;0

 

The Tera10 computing cluster will contain 4,352 of the chips, so far known only by their codename, Montecito, in 544 nodes.

(...)

Server manufacturer Bull will deliver the first nodes, based on the eight-way version of its NovaScale 6160 server, in mid-2005, said company spokeswoman Anne-Marie Jourdain.

(...)

Tera10 will have a theoretical peak performance of 60T flops (...)

 

Den leverer omtrent samme LINPACK ytelse som Project Columpia med 10240 Itanium 2 1.6GHz prosessorer (mix av 9MB og 6MB versjonene). Det kan tyde på at Montecito vil bli levert med prosessorer på 1.6GHz til 1.8GHz for dette systemet.

 

12MB vs 9MB/6MB cache per kjerne vil neppe utgjøre mye forskjell på LINPACK og vil uansett bli kanselert ut av at det har er snakk om mye dårligere interconnect mellom prosessorene.

 

Skal bli veldig interessant å se ytelsen på Oracle med Montecito. Det kan se ut til at den vil blåse Power 5 ut av vannet. For å bruke et vanlig norsk uttrykk.

 

Dette clusteret viser også en klar trend mot å bruke stadig større noder for å få bedre utnyttelse av den teoretisk tilgjengelige ytelsen. Her er det snakk om 16-way noder (8 sokkler). Andre eksempler er NASAs maskin med 512-way og 2048-way noder. Thunder er også et (eldre) eksempel selv om man der bare bruker 4-way noder. Det som har vært den alt overskyggende trenden frem til 2004 er bruk av 2-way noder fordi disse er svært billige. Kan vel bare konkluderer med at en utnyttelsesgrad på 5% til 50% for disse 2-way clustrene har gitt avsmak. Noe å tenke på for Dell!

Endret 9. desember 2004 av Knick Knack

[snorreh]

Det ser ikke ut til at Intel ser så lyst på fremtiden til Itanium, og ser ut til å fokusere mest på x86 iallefall til 2008:

http://www.intel.com/intel/finance/present...es/2004_fam.pdf

Endret 9. desember 2004 av snorreh

[Knick Knack]

snorreh: Det der er IDC forecast. Om du har sett webcasten (eller studerer grafen nøye) så ser du at det var snakk om omtrent en dobling hvert år for IPF, mens x86 øker marginalt. Og dette er altså for hele maskedet ikke kun Intels andel. dvs den x86 delen skal de også dele med AMD. Så hvordan du får det til å stemme med "Det ser ikke ut til at Intel ser så lyst på fremtiden til Itanium" er for meg totalt uforståelig, men du har sikkert et god forklaring på lur!

 

eerhtgnillaf?

Endret 9. desember 2004 av Knick Knack

[snorreh]

Jeg ordla meg kanskje litt feil der, men ifølge den Intel-presentasjonen så posisjonerer de Itanium i RISC-markedet og satser tyngre på x86-prosessorer fremover. Når de snakker om pris/ytelse/watt så blir faktisk bare x86-prosessorer nevnt (Xeon/Yonah) og ikke Itanium, den blir bare dratt tatt fram for å vise at Moores lov fortsatt er gyldig mhp. antall transistorer og ytelse/holdbarhet/skalerbarhet. Ikke så veldig sprekt med andre ord.

Endret 9. desember 2004 av snorreh

[Knick Knack]

Jeg ordla meg kanskje litt feil der, men ifølge den Intel-presentasjonen så posisjonerer de Itanium i RISC-markedet og satser tyngre på x86-prosessorer fremover.  Når de snakker om pris/ytelse/watt så blir faktisk bare x86-prosessorer nevnt (Xeon/Yonah) og ikke Itanium, den blir bare dratt tatt fram for å vise at Moores lov fortsatt er gyldig mhp. antall transistorer og ytelse/holdbarhet/skalerbarhet.  Ikke så veldig sprekt med andre ord.

Jeg tror du kanskje ordla deg litt feil igjen. Nøyaktig hva er det som ikke er sprekt med å love bedre ytelse/pålitelighet/skalerbarhet enn for deres beste x86 prosessorer? Effektforbruket? Vel, se denne tråden! Noe lavere ytelse/watt må en påregne når det leveres høyere ytelse. Slik er det helt uavhengig av ISA, men mye tyder på at det blir "ball park" tall å forholde seg til her. Altså ikke nevneverdig mye bedre ytelse/watt tross lavere ytelse på x86 prosessorene. Ser en på dual core 90nm tviler jeg på at Smithfield kan tukte Montecito på noe som helst vis annet enn pris. På 65nm kommer første reelle konkurrent til Montecito, nemlig "dual core Dothan" (skulle visstnok være bygd helt fra bunnen av som dual core). Den vil helt sikkert slå Montecito med stor margin, men hva med Montvale? Tviler på at det blir merkbar ytelse/watt forskjell der. Pris? De kommer vel til å ta seg betalt for hva de leverer. Altså rimelig mye og det er vel det som er avgjørende for beste pris/ytelse/watt for x86, ikke effektforbruket.

Endret 9. desember 2004 av Knick Knack

[Knick Knack]

En dag uten Itanium nyheter er en dårlig dag... I dag er en bra dag!

 

Og dagens høyst uoffisielle Itanium nyhet er ytelsestester for x86 i software emulering. Dette gjøres med et software lag som kalles IA32EL. Resultatene er fra Mathlab på en Altix 350 maskin med Itanium 2 1.5GHz 4MB og gitt som følger: (IA32EL/I2 Hardware x86/speedup)

 

LU .75s 4.5s 500%

FFT 1.4s 2.6s 85%

ODE 1.0s 1.1s 10%

Sparse 1.7s 3.0s 76%

 

IA32EL "test"

 

Leveres tydeligvis med Novell SUSE LINUX Enterprise Server 9 for Intel® Itanium® Processor Family

 

Det skal nevnes at IA32EL er på et svært tidlig stadium foreløpig. Det er fra Intel uttalt at de forventer 50% effektivitet ved software emulering og at dette vil stige til ca 75% ettersom optimaliseringer blir gjort i emulatoren. Hvor bra dagens versjon er vet jeg ikke da det ikke foreligger noen tester som viser IA32EL vs. IA64.

 

Det spekuleres også i hvorvidt hardware x86 er blitt fjernet fra den kommende Montecito prosessoren. Det kan se ut som om den mangler, eller er blitt vesentlig redusert på det vedlagte fotoet av kjernen. Dette er gode nyheter da hardware x86 emulering for Itanium 2 medfører at unødvendig mye areal og effektforbruk går med til å levere svært lite ytelse. Det medfører også at konstruksjonen blir mer komplisert og kan ha negativ invirkning på hvilken klokkefrekvens en oppnår. Det var nok likevel greit å ha hardware x86 støtte i begynnelsen da IA32EL ikke var tilgjengelig og IA64 kode også var svært glissent representert.

[ATWindsor]

Jaja, vi får se om bedre emulatorer for itanium ut av det noe marginale markedet som den opererer i nå. Må innrømme at jeg tviler. Har hørt om så mage arkitekturer som "vil ta over verden" uten at det har skjedd. Folk har jo sågar sagt det samme om itnium tidligere også, men det har ikke skjedd hittil.

 

AtW

[Knick Knack]

Jaja, vi får se om bedre emulatorer for itanium ut av det noe marginale markedet som den opererer i nå. Må innrømme at jeg tviler. Har hørt om så mage arkitekturer som "vil ta over verden" uten at det har skjedd. Folk har jo sågar sagt det samme om itnium tidligere også, men det har ikke skjedd hittil.

 

AtW

Den kommer vel neppe til å ta over verden på noe som helst vis. Det som er mest sannsynlig er at IA64 og IBM Power deler RISC markedet mellom seg, med unntak av en liten bit som SUN vil kapre med sine RISC prosessorer. Dette markedet er like stort som x86 server markedet målt i $£€, men det har også langt større marginer og er lukrativt for bedrifter som ønsker å ligge helt i teten teknologisk.

 

Det er vel heller ikke helt usannsynlig at det vil bli en gjenoppreisning av den gode gamle arbeidsstasjonen ettersom x86 prosessorene (igjen) faller litt etter RISC prosessorene på ytelse.

 

Når det gjelder viktigheten av IA32EL så er vel det først og fremst at en slipper å porte alle de små "duste" programmene som ikke krever nevneverdig ytelse, men som er kjekke å hå. Det gjør også Itanium i praksis til en CPU som kan brukes som en hvilken som helst Xeon eller Opteron, men med noe lavere ytelse i 32bit. Ikke dramatisk lavere ytelse i 32bit, slik det er nå. Så får vi se om ikke Itanium leverer bedre 32bit ytelse på 45nm prosessen enn sine native x86 motstandere. Det tror nå jeg.

Endret 12. desember 2004 av Knick Knack

[Knick Knack]

hm, livlig i dag!

http://www.theinquirer.net/?article=20184

Tukwila, which has been on Intel's roadmaps for quite some time, has eight plus one spare core, which are connected by two counter rotating rings, making it the first links based member of the IA-64 family.

 

Redundans på kjernene høres ut som en mainframe egenskap. Enten det eller så er det for å få bedre yields.

 

Fortsatt ikke kjent hvordan en kobler flere chips sammen, med mindre det var her ring topologien skulle brukes, eller hvordan minnekontrollere blir koblet til. Det blir antagelig integrert minnekontroller hvis ring topologien var ment til inter-chip koblingene.

[Coffie=JavaCode]

Hm, skjønte ikke helt det siste der. Skal de ha 8 Itanium core, og en x86 core?? Er ikke det umulig? Ville liksom heller tro at en Intalium CPU (med flere core) og en eks Xeon CPU på samme Hovdkortet, eller det de bruker til de maskinene. Så vil Xeon CPUen ta de x86 kodene Intaliumen ikke er så flink til. Fatter forsatt ikke det de mener med

Tukwila, which has been on Intel's roadmaps for quite some time, has eight plus one spare core, which are connected by two counter rotating rings, making it the first links based member of the IA-64 family.

 

Ops enorm feil lesning, bare glem denne posten.

Endret 12. desember 2004 av Macfan

[Knick Knack]

Macfan: Det er 9 kjerner. Alle IA64. En er i reserve tilfelle en av de andre får en feil. Det er ikke avslørt om dette blir gjort for å øke yield eller for å implementere runtime redundans.

 

Om det er for å øke yield så vil det si at om en chip blir produsert med bare 8 av 9 kjerner fungerende så vil den fortsatt kunne leveres. Om en chip blir produsert med 9 fungerende kjerner så blir den ene deaktivert.

 

Om det er for å implementere runtime redundans så vil det si at alle 9 kjernene må fungere ved levering. Hvis en kjerne går i stykker så vil reservekjernen ta over automatisk.

 

Edit: Ser du tok den!

Endret 12. desember 2004 av Knick Knack

[snorreh]

Det ser ut til HP trekker seg helt ut av prosessor-industrien:

 

Rumors continue that HP will drop chip biz

The latest gossip is that HP will get out of the chip business entirely.

 

The people at HP who continue to work on the Itanium and those left on the PA-RISC team in Fort Collins, will keep their jobs, as long as they're happy working for the chip giant.

Det at cpus.hp.com nå også er borte tyder vel på at dette stemmer. Da vil altså fremtiden til både Alpha, PA-RISC og Itanium være i Intel sine hender...

[Knick Knack]

Noterte meg at HP skal trekke seg fra CPU bransjen jeg også. Det lover i det minste bra for videreutviklingen av Itanium chipset og prosessorer siden det ser ut til at Intel kjøper opp hele virksomheten. HPs mx2 modul er av svært høy kvalitet skrives det, og HPs chipset for Itanium er det beste for 2-way og 4-way servere.

 

Når det gjelder fremtiden til Alpha og PA-RISC så regner jeg med at den er forseglet for lengst og det er også sannsynlig at de siste Alpha og PA-RISC prosessorene ble produsert tidligere i år. Det tok neppe lang tid å produsere et lager som skal holde ut support tiden til 2011. Altså ingen forskjell for deres fremtid.

Endret 12. desember 2004 av Knick Knack

[snorreh]

En dag uten Itanium nyheter er en dårlig dag...  I dag er en bra dag!

En dag uten Itanium-nyheter er en god dag, og i dag er det søndag

 

Og dagens høyst uoffisielle Itanium nyhet er ytelsestester for x86 i software emulering. Dette gjøres med et software lag som kalles IA32EL. Resultatene er fra Mathlab på en Altix 350 maskin med Itanium 2 1.5GHz 4MB og gitt som følger: (IA32EL/I2 Hardware x86/speedup)

 

LU .75s 4.5s 500%

FFT 1.4s 2.6s 85%

ODE 1.0s 1.1s 10%

Sparse 1.7s 3.0s 76%

 

IA32EL "test"

Dette imponerer egentlig ingen, iallefall dersom man sammenligner med dagens x86-prosessorer.

 

En Athlon 64 3400+ (2.2GHz, 1MB) gir som følger på den samme testen (tallene er hentet herfra):

 

LU: 0.28s

FFT: 0.59s

ODE: 0.20s

Sparse: 0.44s

 

Dvs. at ytelsesforskjellene mellom Athlon 64 3400+ 2.2GHz (1MB) og Itanium2 1.5GHz (4MB) med IA32EL på denne testen blir som følger:

 

LU: 168% raskere

FFT: 137% raskere

ODE: 400% raskere

Sparse: 286% raskere

 

Det må med andre ord et mirakel til for at Itanium ved hjelp av IA32EL skal kunne klare å yte i nærheten av like bra som som AMD64-prosessorer på x86-kode

 

For flere Matlab benchmarks (inkl. 64-bits ytelse på Linux) så se her:

http://www-math.cudenver.edu/~jmandel/matl..._benchmark.html

 

Det spekuleres også i hvorvidt hardware x86 er blitt fjernet fra den kommende Montecito prosessoren. Det kan se ut som om den mangler, eller er blitt vesentlig redusert på det vedlagte fotoet av kjernen. Dette er gode nyheter da hardware x86 emulering for Itanium 2 medfører at unødvendig mye areal og effektforbruk går med til å levere svært lite ytelse. Det medfører også at konstruksjonen blir mer komplisert og kan ha negativ invirkning på hvilken klokkefrekvens en oppnår. Det var nok likevel greit å ha hardware x86 støtte i begynnelsen da IA32EL ikke var tilgjengelig og IA64 kode også var svært glissent representert.

Det tviler jeg sterkt på siden IA32 (inkl. MMX & SSE) og PA-RISC MAX er en integrert del av IA64, noe som isåfall vil bety at Montecito ikke er en IA64-prosessor. Det er nok derfor svært lite sannsynlig at "IA32 Decode, Control Unit" som du snakker om mangler, for isåfall ville Montecito representere en ny arkitektur bare basert på Itanium, så det er heller mer sannsynlig at den er krympet ned eller integrert med en annen kontrollenhet på kjernen. IA64 må nok belage seg på å drasse med seg litt unødvendig bagasje som de fleste andre arkitekturer i dag...

Endret 12. desember 2004 av snorreh

[Knick Knack]

En dag uten Itanium nyheter er en dårlig dag...  I dag er en bra dag!

En dag uten Itanium nyheter er en god dag, og i dag er det søndag

 

Dvs. at ytelsesforskjellene mellom Athlon 64 3400+ 2.2GHz (1MB) og Itanium2 1.5GHz (4MB) med IA32EL på denne testen blir som følger:

 

LU: 268% raskere

FFT: 237% raskere

ODE: 500% raskere

Sparse: 364% raskere

 

Det må med andre ord et mirakel til for a Itanium ved hjelp av IA32EL skal kunne klare å yte i nærheten av like bra som som AMD64-prosessorer på x86-kode

Synes det ser bra ut jeg, gitt at IA32EL er på et svært tidlig stadium og at integer ytelsen (hvilket er svært viktig for emulatorer) er dårlig på dagens Itanium prosessorer i forhold til hva en kan forvente av neste generasjon. Dette er tross alt snakk om emulering. De viktigste programmene vil uansett bli portet til IA64, Java eller .net.

 

btw du har en litt snedig prosentregning. Med din regnemetode får jeg at en Itanium 2 som bruker noe tid på ett eller annet er 100% raskere enn en A64 som gjør akkurat det samme på like lang tid... eller visa versa. Det er mildt sagt interessante tall...

 

Slik ser det egentlig ut: (A64 2.2GHz 1MB vs. I2 1.5GHz 4MB x86 software emulering)

LU: 168% raskere

FFT: 137% raskere

ODE: 400% raskere

Sparse: 286% raskere

 

Det tviler jeg sterkt på siden IA32 (inkl. MMX & SSE) og PA-RISC MAX er en integrert del av IA64, noe som isåfall vil bety at Montecito ikke er en IA64-prosessor. Det er nok derfor svært lite sannsynlig at "IA32 Decode, Control Unit" som du snakker om mangler, for isåfall ville Montecito representere en ny arkitektur bare basert på Itanium, så det er heller mer sannsynlig at den er krympet ned eller integrert med en annen kontrollenhet på kjernen. IA64 må nok belage seg på å drasse med seg litt unødvendig bagasje som de fleste andre arkitekturer i dag...

Spenstig påstand. Gi gjerne noe dokumentasjon på dette. Jeg tror de er ute å sykler her. Endret 12. desember 2004 av Knick Knack

[snorreh]

Det tviler jeg sterkt på siden IA32 (inkl. MMX & SSE) og PA-RISC MAX er en integrert del av IA64, noe som isåfall vil bety at Montecito ikke er en IA64-prosessor. Det er nok derfor svært lite sannsynlig at "IA32 Decode, Control Unit" som du snakker om mangler, for isåfall ville Montecito representere en ny arkitektur bare basert på Itanium, så det er heller mer sannsynlig at den er krympet ned eller integrert med en annen kontrollenhet på kjernen. IA64 må nok belage seg på å drasse med seg litt unødvendig bagasje som de fleste andre arkitekturer i dag...

Spenstig påstand. Gi gjerne noe dokumentasjon på dette.

Det er vanskelig å finne god og oppdatert informasjon om Itanium etter at cpus.hp.com plutselig forsvant, men det står litt om det i dette PDF-dokumentet:

 

Itanium Processor Microarchitecuture

Another key feature of the Itanium processor is its full support of the IA-32 instruction set in hardware (see Figure A). This includes support for running a mix of IA-32 applications and IA-64 applications on an IA-64 operating system, as well as IA-32 applications on an IA-32 operating system, in both uniprocessor and multiprocessor configurations. The IA-32 engine makes use of the EPIC machine’s registers, caches, and execution resources. To deliver high performance on legacy binaries, the IA-32 engine dynamically schedules instructions.1,2 The IA-64 Seamless Architecture is defined to enable running IA-32 system functions in native IA-64 mode, thus delivering native performance levels on the system functionality.

[Knick Knack]

Det tviler jeg sterkt på siden IA32 (inkl. MMX & SSE) og PA-RISC MAX er en integrert del av IA64, noe som isåfall vil bety at Montecito ikke er en IA64-prosessor. Det er nok derfor svært lite sannsynlig at "IA32 Decode, Control Unit" som du snakker om mangler, for isåfall ville Montecito representere en ny arkitektur bare basert på Itanium, så det er heller mer sannsynlig at den er krympet ned eller integrert med en annen kontrollenhet på kjernen. IA64 må nok belage seg på å drasse med seg litt unødvendig bagasje som de fleste andre arkitekturer i dag...

Spenstig påstand. Gi gjerne noe dokumentasjon på dette.

Det er vanskelig å finne god og oppdatert informasjon om Itanium etter at cpus.hp.com plutselig forsvant, men det står litt om det i dette PDF-dokumentet:

 

Itanium Processor Microarchitecuture

Another key feature of the Itanium processor is its full support of the IA-32 instruction set in hardware (see Figure A). This includes support for running a mix of IA-32 applications and IA-64 applications on an IA-64 operating system, as well as IA-32 applications on an IA-32 operating system, in both uniprocessor and multiprocessor configurations. The IA-32 engine makes use of the EPIC machine’s registers, caches, and execution resources. To deliver high performance on legacy binaries, the IA-32 engine dynamically schedules instructions.1,2 The IA-64 Seamless Architecture is defined to enable running IA-32 system functions in native IA-64 mode, thus delivering native performance levels on the system functionality.

Det var akkurat det jeg tenkte meg. Du må nesten bestemme deg for om du skal tro på din egen versjon eller den du fant frem. De er i allefall diamentralt forskjellige.

 

Din versjon: IA64 = IA32 + "Itanium" + PA-RISC

Korrekt versjon: Merced/Mckinley/Madison = IA64 + IA32

 

Montecito er _antagelig_ bare IA64. Enten det eller så er IA32 kjernen krymped merkbart. Det er ingen som finner den...

 

PA-RISC har aldri vært integrert på noe Itanium CPU såvidt meg bekjent.

Endret 12. desember 2004 av Knick Knack

[snorreh]

PA-RISC Wide-Word ble faktisk brukt som basis for IA64:

http://www.sasktelwebsite.net/jbayko/cpu6.html#Sec6Part3

The design itself came from designers at HP who estimated in 1992 that complexity would prohibit more than 4-way issue PA-RISC designs. Also, HP had just bought Cydrome which had experience in designing VLIW systems, and engineers from VLIP producer Multiflow,. The decision was made that the PA-RISC would be replaced with a VLIP initially called SP-PA (Super Parallel Precision Architecture) or PA-WW (Precision Architecture-Wide Word). Intel, which had started fabricating PA-RISC CPUs for HP, was approached as a development partner to share the cost and increase its popularity.

[...]

Compatibility is retained with the 80x86 (designated IA-32) by mapping registers G8 to G31 to the IA-32 register set, floating point registers FR8 to FR31 to IA-32 FPU and SSE registers, and other system registers, and directly executing IA-32 instructions using this subset of the processor. PA-RISC is similar enough to IA-64 that instructions will simply be recompiled likely using technology from HP's Dynamo project (described in the Transmeta section). 80x86 instructions are expected to be decoded in hardware.

[...]

Finally, IA-64 supports the parallel subword operations used in 80x86 MMX and SSE, and PA-RISC MAX multimedia extensions (including sturation arithmetic). They follow the Intel model of using floating point registers rather than integer registers as PA-RISC does.

[...]

Although it had hardware for executing IA-32 programs, performance was ridiculously slow, so the capability was rarely even mentioned. In the face of competition from the AMD Opteron, Intel announced a software emulation system (likely derived from the FX!32 software developed by DEC to run x86 programs on the Alpha, included in the technology Intel purchased from Compaq) which is much faster than the hardware. The software system allowed the Itanium 2 to run IA-32 programs about half the speed of the Pentium 4 available at the same time.

HP hadde detaljerte dokumenter om Itanium og Dynamo, samt om PA-RISC 8700 (som har en del felles med Itanium) så det er synd disse sidene nå er tatt ned dessverre.

Endret 12. desember 2004 av snorreh

[Knick Knack]

PA-RISC Wide-Word ble faktisk brukt som basis for IA64:

Jeg vet. Fant en gang en lang liste over hvor de hadde hentet de fleste ideene fra. Det er nesten ingenting nytt i Itanium. Nesten alt er hentet fra andre testprosjekter eller kommersielle produkter. Det er komposisjonen som er ny og det er det som er så genialt.

 

Og som nevnt på første side i dokumentet du linket til:

It addresses several fundamental performance bottlenecks in modern computers, such as memory latency, memory address disambiguation, and control flow dependencies.

 

Første og siste punkt har jeg god kontroll på hvordan fungerer og hvordan det er implementert. "Memory address disambiguation" er fortsatt noe diffust. Finner vel ut av det snart...

 

Ellers så ser blekka ut til å ha glemt ILP veggen, men den var vel ikke så tydelig på den tiden den ble lagd.

 

btw takk for linken nedenfor. Til alt overmål så tror jeg faktisk jeg manglet den.. hvilket er ganske godt gjort..

Endret 12. desember 2004 av Knick Knack

[snorreh]

Siden jeg fikk en så fin julegave av deg (Inside Jack #3) så skal du få en av meg også:

 

Itanium - An EPIC Architecture

 

Alt du kan ønske deg av Itanium-informasjon (bortsett fra at ingen av HP-linkene virker lenger dessverre)

 

http://www.ee.virginia.edu/~gjp5j/lightnote.htm

Q: How many Intel architects does it take to change a lightbulb ?

A: None, they have a predicating compiler that eliminates lightbulb dependencies. If the dependencies are not entirely eliminated, they have four levels of prediction to determine if you need to replace the lightbulb.

 

Q: How man AMD architects does it take to change a lightbulb?

A: I have no idea, but they'll do anything to stick twice as many lightbulbs into the same socket and ensure that it glows brighter than the bulb Intel replaced.

Endret 12. desember 2004 av snorreh