el-asso Skrevet 8. november 2004 Del Skrevet 8. november 2004 el-asso: IPF vil kanskje komme til enkelte desktop systemer, men ikke vent at den kommer til å fortrenge x86. x86 har så mye software som ikke lengre vedlikeholdes at denne platformen vil bli brukt lenge etter at den er utkonkurrert på alle andre parametre enn arv. Må inrømme at jeg ikke har fantasi nok til ikke å se behovet for utskiftning av software som ikke vedlikeholdes lenger. Minner litt om overgangen til år 2000 hvor det var mange bedrifter som fikk et spark i ræva på programvaresiden (tro det eller ei). Må man så må man, det kan sies den dagen en arvtaker til x86 banker på døra også. Lenke til kommentar
Knick Knack Skrevet 9. november 2004 Del Skrevet 9. november 2004 (endret) SPECint og SPECfp resultater er nå kjent for de nye Itanium prosessorene. Resultatene er bitt langt bedre enn antatt. Det gjenstår fortsatt å se om dette bare skyldes kompilator og cache forbedringer eller om det også er gjort en del forbedringer i selve kjernen som øker ytelsen noe. Ofte er det mulig å oppnå noe ekstra ytelse ved å rette opp errata og gjøre mindre fikser i prosessoren slik vi har sett på andre prosessorer når nye steppinger kommer ut. 1.6 GHz, 9M L3 - 122 W TDP, 1590 SPECint_base2k, 2712 SPECfp_base2k - list price $4226, qty 1000 1.6 GHz, 3M L3 - 99 W TDP, 1408 SPECint_base2k, 2553 SPECfp_base2k - list price $851, qty 1000 1.3 GHz, 3M L3 - 62 W TDP, ? - list price $530 Topmodellen ligger nå på tredjeplass i SPECint (rett bak Athlon 64 FX55 og 3.4GHz Pentium 4 EE) og på første plass i SPECfp (knepent forran IBM Power5). Når en leser SPEC resultater må en huske at dette er smale tester som dekomponerer ytelseskarakteristikker til systemene. En kan ikke overføre resultatene direkte til "vanlige programmer". Det finnes ikke et slikt "vanlig program", men for typisk desktop ytelse er SPECint den beste indikatoren av disse to. En kan da konkludere med at Itanium fortsatt har et stykke igjen til å egne seg til typiske desktop oppgaver. For servere og HPC er den imidlertid i ferd med å seile opp som et så godt alternativ at jeg tipper Intel vil kunne skifte mesteparten av Xeon salget sitt over på Itanium i løpet av få år. 2005 ser i allefall ut til å bli et veldig bra Itanium år, selv om Intel som selvskap antagelig kommer til å ha sitt å stri med. Følg debatten her: http://www.aceshardware.com/forum?read=115111325 Endret 9. november 2004 av Knick Knack Lenke til kommentar
el-asso Skrevet 9. november 2004 Del Skrevet 9. november 2004 Mye forkortelser i den aces-tråden Intel has two IPC monsters... Går ut fra at IPC her betyr Itanium Processor Cluster. Forstår at de testene det her er snakk om er gjort med 400 MHz FSB og at hovedkort med 533 MHz FSB er på gang. Muligens et dumt spørsmål, men jeg tar sjansen: Hva kommer det av at FSB'en på disse systemene er såpass lav i forhold til 800 MHz (200 x 4) for P4. Eller regner en ikke quad her ? Er f.eks. 400 MHz = 200 MHz x 2, og 533 = 266 x 2 ? En skulle jo tro at rask tilgang til RAM gjennom høy FSB ville oppveie noe for behovet til mer kostbar L2 og L3 cache selv om det er snakk om Reg. minne ? Lenke til kommentar
Knick Knack Skrevet 9. november 2004 Del Skrevet 9. november 2004 (endret) IPC = Instructions Per Cycle IPC * frekvens = ytelse Frekvensen til Itaniums FSB er lav men bredden er det dobbelte av P4 sin. Altså gir itaniums FSB på hhv. 400/533/667 "MHz" 6.4/8.5/10.6 GB/s Her er en server med 533 FSB (8.5GB/s) og fire kanals DDR266 minne (8.5GBs). http://www.hp.com/products1/servers/integr...ifications.html Endret 9. november 2004 av Knick Knack Lenke til kommentar
el-asso Skrevet 9. november 2004 Del Skrevet 9. november 2004 IPC = Instructions Per Cycle IPC * frekvens = ytelse Selvsagt og før i tiden var det CPI=Cycles Per Instruction Lenke til kommentar
Knick Knack Skrevet 9. november 2004 Del Skrevet 9. november 2004 (endret) IPC = Instructions Per Cycle IPC * frekvens = ytelse Selvsagt og før i tiden var det CPI=Cycles Per Instruction Riktig! Det brukes fortsatt når en regner på Amdahls lov, men for mer folkelig snakk er IPC mer forståelig i det siste siden de fleste prosessorer nå kan utføre mer enn en instruksjon per syklus. I "gamle dager" var det typisk flere sykluser for å utføre en instruksjon. Tror i486 er overgangen mellom gamle dager og nyere tid i så måte (for x86, RISC lå jo milevis forran på den tiden). i486 hadde en IPC på ca 1 mener jeg å huske. Her ser du en oversikt over IPC i SPECint for et stort knippe arkitekturer: Base per GHz per Chip Vedlagt er en graf over de mest kjente. Selvsagt viktig å merke seg at dette ikke er ytelse, men ytelse/MHz (for de som bare skummleser tråden..) Endret 9. november 2004 av Knick Knack Lenke til kommentar
Knick Knack Skrevet 9. november 2004 Del Skrevet 9. november 2004 (endret) Morsomt å leke seg med SPECmine.. Her er 100 IA32 og IA64 prosessorer rangert etter hvor mye jobb de får gjort per klokkesyklus i SPECint. (SPECint er nokså representativt for desktop ytelse) Base per GHz per Chip Endret 9. november 2004 av Knick Knack Lenke til kommentar
el-asso Skrevet 9. november 2004 Del Skrevet 9. november 2004 (endret) Morsomt å leke seg med SPECmine..Her er 100 IA32 og IA64 prosessorer rangert etter hvor mye jobb de får gjort per klokkesyklus i SPECint. (SPECint er nokså representativt for desktop ytelse) Base per GHz per Chip Interessant å se at Pentium M kommer rimelig høyt opp på de fleste benchmarkene. Ser forresten i ace-tråden at det er snakk om ODMC. Dette vel er forkortelse for On Die Memory Controller. "Noen" der har liten tro på at Intel kommer til å innføre dette med det første. ("Noen" skulle ikke tilfeldigvis være KnickKnack ?) What about an ODMC to make up for lower cache models?... Would be nice, but interconnects in the 2005-2010 time frame is likely to run at CPU core speed and that offsets the performance advantage a lot. Hence I'm pretty sure Intel will use PCIe/FB-DIMM/Infiniband like link technology in a point to point FSB. If they want to they can increase the pin count on the CPU modules and chain more than one CPU to each FSB like in FB-DIMM and then make larger SMP systems with a relatively low pin count northbridge. Then you have switch on event MT that will reduce the gain of an ODMC even further. Endret 9. november 2004 av el-asso Lenke til kommentar
Knick Knack Skrevet 9. november 2004 Del Skrevet 9. november 2004 (endret) Noen må jo være knick knack også, men ja det er meg. Hovedargumentasjonen er at disse interconnect linkene som er i ferd med å innføres nå vil kunne kjøre på samme klokkefrekvens som CPU selv. Se f.eks på PCIe som kjører på 2.5"GHz" Det er langt raskere enn både Itanium 2 og Pentium M kjører og det er i et "elektrisk miljø" som er mindre kontrollert enn en NB->CPU link. Det er også god mulighet for ytterligere frekvens hopp for disse nye link typene. Intel har for ikke lenge siden påstått at de kan nå 10GHz. Det er faktisk ikke så usannsynlig. Det er mer usannsynlig at prosessorene kommer til å kjøre på 10GHz innen 2007. Om en må kjøre linkene på halv CPU-klokkehastighet fra 2007 til 2010 så er ikke det noe nevneverdig problem. Endret 9. november 2004 av Knick Knack Lenke til kommentar
Anbefalte innlegg
Opprett en konto eller logg inn for å kommentere
Du må være et medlem for å kunne skrive en kommentar
Opprett konto
Det er enkelt å melde seg inn for å starte en ny konto!
Start en kontoLogg inn
Har du allerede en konto? Logg inn her.
Logg inn nå