Endelig PCI Express for AMD64

[snorreh]

Knick Knack: Ok, da er vi egentlig enige da

 

Hva er det vi krangler om da?

Endret 27. september 2004 av snorreh

[ATWindsor]

OK da legger jeg dette dødt fra min side. Dette er ikke lengre på et nivå jeg er villig til å diskutere. Hadde det vært aldri så lite vilje til å sette seg inn i mine poster så skulle jeg gjerne fortsatt, men det er det tydelig vis ikke.

 

Skulle gjerne likt å høre om noen andre enn snorreh, som leser denne tråden, har like vanskelig for å svelge mine påstander eller om dere forstår hvor jeg vil. Det hadde vært nyttig for meg selv. Om jeg ikke ordlegger meg slik at det er forståelig for dere andre så er jo det et tegn på at jeg må ta meg selv på tak. Det blir fort slik at en skyter langt over huet på folk når en har vært i gamet for mange år.

 

Takker på forhånd.

 

PS ikke ta dette som en AMD vs Intel diskusjon fra min side. Jeg ønsket opprinnelig bare å utdype de faktiske forhold, hvilket jeg synes gikk svært fint i diskusjonen med Turgon. Den siste delen med snorreh forsøkte jeg å holde så saklig som mulig, men som dere vet er ikke alle like villige til å innse selv den minste svakhet hos AMD. Et interessant forum fenomen jeg gjerne skulle forstått bakgrunnen for.

Jeg må innrømme at jeg ikke helt skjønner hva dere snakker om, men så kan jeg da også svært lite om akkurat denne delen av en datamskin.

 

Men om jeg forstår du/dere riktig, så er det forskjellige "busser" som sørger for kommunikasjonen mellom de forskjellige delene av systemet og cpuen. Og det er også tydeligvis litt forskjellig bygd opp på amd og intel, da "bussene" ikke deler på de samme oppgavene på de to forskjellige systemene. Det er også tydeligvis noen busser som er dedikert til kun kommunikajson mellom en del av systemet, og cpuen. Men det er tydeligvis litt uenighet om hvilke busser som gjør hva(?) og hva som kan være en flaskehals.

 

Det er ihvertfall det jeg tror at jeg har fått med meg. Uten at jeg på noen måte vil gå god for at mine oppfatninger i så måte er riktige.

 

AtW

[snorreh]

Men om jeg forstår du/dere riktig, så er det forskjellige "busser" som sørger for kommunikasjonen mellom de forskjellige delene av systemet og cpuen. Og det er også tydeligvis litt forskjellig bygd opp på amd og intel, da "bussene" ikke deler på de samme oppgavene på de to forskjellige systemene. Det er også tydeligvis noen busser som er dedikert til kun kommunikajson mellom en del av systemet, og cpuen. Men det er tydeligvis litt uenighet om hvilke busser som gjør hva(?) og hva som kan være en flaskehals.

Stemmer det. Et P4-system har 1 delt buss (FSB) som brukes til alt, mens et Athlon 64-system har 2 dediserte busser (en buss for minne og en HyperTransport-buss for I/O). Knick Knack påstod at en 1GHz HyperTransport-buss ville bli en flaskehals med tanke på PCI-Express og tilgjengelig I/O-båndbredde, mens jeg argumenterte at den ikke vil være det sammenlignet med en 1066MHz FSB.

Endret 27. september 2004 av snorreh

[dravisher]

Stemmer det. Et P4-system har 1 delt buss (FSB) som brukes til alt, mens et AMD64-system har 2 dediserte busser (en buss for minne og en HyperTransport-buss for I/O). Knick Knack påstod at en 1GHz HyperTransport-buss ville bli en flaskehals med tanke på PCI-Express og tilgjengelig I/O-båndbredde, noe jeg argumenterte at det ikke vil være sammenlignet med en 1066MHz FSB.

Knick knack: Hvis jeg har skjønt dette riktig, så vil et GFX på PCI-E bussen ikke taxe FSBen så mye at det gjør noe (bruker DMA), mens HT bussen vil taxes fullt ut av dette grafikkortet? Stemmer dette eller er jeg på jorde?

[Knick Knack]

Men om jeg forstår du/dere riktig, så er det forskjellige "busser" som sørger for kommunikasjonen mellom de forskjellige delene av systemet og cpuen. Og det er også tydeligvis litt forskjellig bygd opp på amd og intel, da "bussene" ikke deler på de samme oppgavene på de to forskjellige systemene. Det er også tydeligvis noen busser som er dedikert til kun kommunikajson mellom en del av systemet, og cpuen. Men det er tydeligvis litt uenighet om hvilke busser som gjør hva(?) og hva som kan være en flaskehals.

Stemmer det. Et P4-system har 1 delt buss (FSB) som brukes til alt, mens et AMD64-system har 2 dediserte busser (en buss for minne og en HyperTransport-buss for I/O). Knick Knack påstod at en 1GHz HyperTransport-buss ville bli en flaskehals med tanke på PCI-Express og tilgjengelig systembåndbredde, noe jeg argumenterte at det ikke vil være sammenlignet med en 1066MHz FSB.

Stemmer det. Hvorpå jeg argumenterer at dette ikke er problemstillingen jeg tok opp

 

FSB har ingen ting med denne saken å gjøre siden den ikke blir brukt mellom I/O og minne

 

Bare for å gjøre det veldig enkelt:

 

Finn flaskehalsen mellom I/O og minnet for det VIA baserte systemet og i925XE.

 

Svar:

VIA K8T890: 20xPCIe=5GB/s hver retning = 10GB/s totalt i tillegg kommer Ultra V-Link (1066MB/s) så totalt er det tilgjengelig 11.66GB/s I/O båndbredde. (lite sannsynlig et en klarer å generere det.)

 

På vei mot minnet er 1GHz HT link den første flaskehalsen. Den er på 8GB/s totalt. Neste flaskehals er minnet selv som har en total båndbredde på 6.4GB/s

 

Max båndbredde til/fra I/O: 6.4GB/s

 

i925XE:

Vi har i utgangspunktet tilgjengelig 16xPCIe=4GB/s hver retning = 8GB/s totalt i tillegg kommer 2GB/s via DMI. DMI er her en flaskehals da det er tilgjengelig mer enn 2GB/s inn til SB. Videre på vår tur mot minnet møter vi faktisk ikke på flere flaskehalser siden vi allerede er på samme chip som minnekontrolleren og den leverer 10.4GB/s

 

Max båndbredde til/fra I/O: 10GB/s

[Knick Knack]

Stemmer det.  Et P4-system har 1 delt buss (FSB) som brukes til alt, mens et AMD64-system har 2 dediserte busser (en buss for minne og en HyperTransport-buss for I/O).  Knick Knack påstod at en 1GHz HyperTransport-buss ville bli en flaskehals med tanke på PCI-Express og tilgjengelig I/O-båndbredde, noe jeg argumenterte at det ikke vil være sammenlignet med en 1066MHz FSB.

Knick knack: Hvis jeg har skjønt dette riktig, så vil et GFX på PCI-E bussen ikke taxe FSBen så mye at det gjør noe (bruker DMA), mens HT bussen vil taxes fullt ut av dette grafikkortet? Stemmer dette eller er jeg på jorde?

Det er egentlig essensen ja. Innertier.

 

Intel har valgt en annen form for integrering enn AMD. De har integrert PCIex16 på NB. DMI grensesnittet som kobler NB til SB har tilsvarende oppgaver som HT linken i at AMD system. Som vi ser er DMI bare 2GB/s mot HT som er 8GB/s (bør være litt forsiktig her, jeg kjenner ikke til om DMI er full eller halv duplex) Grunnen til at DMI ikke blir en gedigen flaskehals er at PCIe x16 er integrert på NB.

Endret 27. september 2004 av Knick Knack

[el-asso]

En buss (kan fint være p2p) mellom NB og CPU i en AMD64 system ligger on-die

En dag har AMD bytta ut hovedkortet med en Wafer.

[Knick Knack]

En buss (kan fint være p2p) mellom NB og CPU i en AMD64 system ligger on-die

En dag har AMD bytta ut hovedkortet med en Wafer.

SoC er en drøm mange har... klart det hadde vært kjekt. Om node skaleringen stopper opp rundt 16nm (hvilket er ventet) og det ikke kommer noen ny teknologi så er jo større areal den eneste veien å gå. Da er det kanskje ikke så umulig å tenke seg at det vil bli fordelaktig å putte alt på en og samme chip (SoC). For laptop og desktop så er nok SoC neppe mye mer enn 5 år frem i tid (antagelig med eksternt minne). De største serverene vil naturlig nok aldri bli SoC.

Endret 27. september 2004 av Knick Knack

[el-asso]

Om node skaleringen stopper opp rundt 16nm (hvilket er ventet) og det ikke kommer noen ny teknologi så er jo større areal den eneste veien å gå.

Ble litt nyskjerrig nå. Er det noe spesiell grunn til at det stopper akkurat med 16nm ?

Når en ser på en del av problemene bla. Intel har hatt med å gå fra 130 til 90nm virker jo 16nm som temmelig fjernt.

 

Er ikke den viktigste grunnen til at man reduserer størrelsen kostnadsbetinget (Få mest mulig ut av hver Wafer) ?

og at en før eller siden kommer til et punkt der det er like lønnsomt å integrere alt (eller det meste) "on-die" fremfor å produsere egne hovedkort.

[Knick Knack]

Om node skaleringen stopper opp rundt 16nm (hvilket er ventet) og det ikke kommer noen ny teknologi så er jo større areal den eneste veien å gå.

Ble litt nyskjerrig nå. Er det noe spesiell grunn til at det stopper akkurat med 16nm ?

Når en ser på en del av problemene bla. Intel har hatt med å gå fra 130 til 90nm virker jo 16nm som temmelig fjernt.

 

Er ikke den viktigste grunnen til at man reduserer størrelsen kostnadsbetinget (Få mest mulig ut av hver Wafer) ?

og at en før eller siden kommer til et punkt der det er like lønnsomt å integrere alt (eller det meste) "on-die" fremfor å produsere egne hovedkort.

En reduserer node størrelsen for å få plass til flere transistorer og for å gjøre dem raskere. Egentlig blir transistorene i seg selv "tregere" (svakere er vel mer korrekt å si), men de får sammtidig en langt lettere jobb å gjøre. Altså signalene de skal drive går over kortere distanser og siden alle andre transistorer er blitt mindre så er de lettere å styre også.

 

Grunnen til at CMOS ser ut til å bryte sammen rundt 16nm er basert på en del kvantefysikk jeg ikke har 100% kontroll på. Problemet er bl.a. at alt blir så smått at elektronene lett hopper mellom de forskjellige lederne og dermed funker det naturlig nok ikke. Tror det var Toshiba som nylig viste en 22nm transistor med svært gode egenskaper, men det er langt fram til masseproduksjon er aktuelt.

 

Det er rimeilig unison enighet i halvleder industrien at CMOS stopper en plass mellom 22nm-16nm. Altså vil Moores Lov for CMOS stoppe her. Nå har vel Moores Lov stoppet et par ganger før ved overgang fra BJT og ECL til CMOS, så det er jo ikke første gang. Forskjellen er at vi foreløpig ikke har noen alternativ teknologi til CMOS, mens CMOS var kjent lenge før BJT og ECL ble utrangert hovedsaklig grunnet effekttetthet.... historien ser ut til å gå i sirkel, men vi mangler altså neste teknologi steg. Nå er vel 16nm ventet i 2016 eller noe så det er litt tid å gjøre på. Det er også veldig mye som gjøres for å forbedre den tradisjonelle bulk-CMOS prosessen vi bruker i dag. Jeg tenker på teknologier som SS, SOI, tri-gate, High-k gate dielectric og Low-k wire dielectric, raised Drain/source. For ikke å glemme FDT som er den "fullkomne" versjonen av SOI. Mye av dette vil komme allerede på 45nm i 2007-2008.

 

Anngående integrering: Jeg har litt vanskelig for å se for meg at en skal få plass til RAM on-die for de mer krevende systemene siden behovet for RAM gjerne vokser like fort som kretsene krympes. Alt annet vil nok bli integrert. Vi ser det allerede i mobiltelefoner og PDAer. Laptop er vel neste og mainstream desktop vil sikkert følge hakk i hel. For entusiast systemer og "workstation" systemer er slik total integrering ikke særlig aktuelt av flere grunner. Det viktigste er kanskje at kundene vil kreve mer enn det produsentene kan plassere på en chip. Det andre er at integrering også medfører mindre mulighet til å skreddersy systemet til ditt behov.

Endret 27. september 2004 av Knick Knack

[RansoM]

bla bla bla

omg!

[Darth Kjell]

Det er rimeilig unison enighet i halvleder industrien at CMOS stopper en plass mellom 22nm-16nm. Altså vil Moores Lov for CMOS stoppe her. Nå har vel Moores Lov stoppet et par ganger før ved overgang fra BJT og ECL til CMOS, så det er jo ikke første gang.

Ja, Moore selv har til og med uttalt seg om noe i den retningen. Jeg er derimot rimelig sikker på at vi vil fortsette å se en omdefinert utgave av Moores lov i framtiden; at ytelsen dobbles for hver 18. mnd eller noe i den duren. Man kan ikke forminske ting i all evighet, men det er mye i dataverdenen som kan gjøres mer effektivt.

[el-asso]

AMD har jo sukess med f.eks. SOI, mulig jeg tar feil men det virker som de har kommet lenger i utviklingen av produksjonsteknikken enn Intel (ref.Prescott)

Men hva er det som hindrer AMD i å gå høyere i klokkefrekvens ?

 

Edit: Omformulere til hvorfor AMD opererer på lavere klokkefrekvenser enn Intel.

Ville de ikke kunne øke frekvensen og dermed dra fra Intel i ytelseskappløpet ?

Intel er så vidt jeg har forstått avhengig av høy klokkefrekvens pga. blant annet lang pipeline ((20 steg for Northwood og 31 for Prescott,mot AMD's 10 (Athlon XP) og 12 (Athlon 64))

Endret 27. september 2004 av el-asso

[mr_sjur]

Synes egentlig dette var en meget grei diskusjon mellom snorreh og knick knack jeg.. Selv om det virker som om knick knack har mye teknisk innsikt så vil jeg si at det egentlig er snorreh som kommer frem til de "rette" konklusjonene... (at HyperTransport vil bli en flaskehals senere enn FSB er et faktum grunnet de to dediserte bussene på AMDs løsninger (senere er kanskje et feil ord, men man trenger flere Hz fra Intels side for å matche bredden))

[Theo343]

Det gjelder å argumentere saklig og korrekt med korrekt terminologi i argumentasjonen(er selv langt fra perfekt der). Gjerne med bakgrunnsmateriale å henvise til så ikke kun ens egen oppfatning av sakens materie støtter argumentene.

 

Blir det følelsesladet og usaklig mister man interessen.

 

EDIT:

Ser lærinnen fra norsk timene se stygt på han..

Endret 27. september 2004 av Theo343

[dravisher]

Synes egentlig dette var en meget grei diskusjon mellom snorreh og knick knack jeg.. Selv om det virker som om knick knack har mye teknisk innsikt så vil jeg si at det egentlig er snorreh som kommer frem til de "rette" konklusjonene... (at HyperTransport vil bli en flaskehals senere enn FSB er et faktum grunnet de to dediserte bussene på AMDs løsninger (senere er kanskje et feil ord, men man trenger flere Hz fra Intels side for å matche bredden))

Det kan godt hende, men jeg syns det virker som om snorreh trodde at all trafikk på PCI-E bussen må gjennom FSB. Han regnet med total båndbredde, og viste da til båndbredden til PCI-E, RAM osv, og sammenlignet det med FSBbåndbredden. Dette blir (så vidt jeg har forstått i allfall) feil, siden den største delen av all trafikk på PCI-E vil bruke DMA, og dermed ikke komme i nærheten av FSBen. dvs. at snorreh hadde litt feil utgangspunkt for å vurdere flaskehalser (FSBen ville så klart være en stor flaskehals hvis all trafikk måtte gjennom denne).

 

I allfall slik jeg oppfatter denne diskusjonen. Den var moro å lese i allfall

[Theo343]

Jeg er ingen ekspert på dette. Men selv om trafikken aksesserer minnet direkte(DMA).. på hvilken buss går det da for å komme dit. Tenker på Intel..

 

Har PCIe direkte bus til minnet på Intel systemer?

Endret 27. september 2004 av Theo343

[dravisher]

Jeg er ingen ekspert på dette. Men selv om trafikken aksesserer minnet direkte(DMA).. på hvilken buss går det da for å komme dit. Tenker på Intel..

 

Har PCIe direkte bus til minnet på Intel systemer?

Nå er ikke jeg ekspert heller da , men jeg tror trafikken da går gjennom PCI-E bussen direkte til nordbrua, som "ruter" det til minnet. Slik jeg forstår det ut ifra hva som har blitt skrevet tidligere i denne diskusjonen.

[Theo343]

Men via hvilken bus går den videre fra NB til Minnet? Noen som har en god link med skjemategninger på dette? Trenger en seriøs oppfrisker.

 

EDIT:

Denne linken fra snorreh viser det klart for AMD64 systemer.

http://www.hothardware.com/viewarticle.cfm...cleid=583&cid=3

 

Men hva med Intel med FSB og ekstern NB?

 

Nå er jeg heller ikke ekspert på hvordan teksturer ol. lastes inn i minnet på skjermkortet. Men hvis det lastes uten å gå via minnet på hovedkortet så er jo ikke denne trafikken særlig relevant før evt. hypermemory kortene kommer? Hvordan AGP aperture etc. virket har jeg heller ikke satt meg godt nok inn i... derfor jeg lusker rundt her.

Endret 27. september 2004 av Theo343

[dravisher]

Er egen link fra NB til minnet da såklart. Har ikke noe navn på denne, men skjemaet blir vel slik:

 

 

Edit: tegninga mi (ascii art) funka ikke

Endret 27. september 2004 av dravisher