Endelig PCI Express for AMD64

[snorreh]

FSB hastigheten til Intel har ingen ting med dette å gjøre. Jeg snakker om I/O, GPU og RAM trafikk. Så kommer selvsagt CPU trafikk i tillegg til dette over FSB, men her går ikke DMA trafikk.

[...]

Som du ser er systembåndbredden (minne + I/O) i dette systemet på 20.4GB/s mot 14.4GB/s for onboard broen til A64 prosessoren.

[...]

At 1-way systemer fra Intel på noe som helst måte har båndbredde flaskehalser må være en gedigen myte.

Jeg håper virkelig at du snart lærer deg forskjellen mellom dedisert og delt båndbredde, for alt (unnskyld uttrykket) tullpratet du har kommet med sålangt i denne tråden tyder ikke akkurat på det

 

Total systembåndbredde for Athlon 64 for sokkel 939 på dette brikkesettet med 1GHz HTT er riktignok 14.4GB/s (6.4GB/s minne-båndbredde + 8GB/s I/O-båndbredde), mens for P4 for sokkel 775 på 925XE-brikkesettet med 1066FSB til sammenligning bare har en total systembåndbredde på 8.5GB/s (som deles mellom minne og I/O) og ikke 20.4GB/s som du feilaktig påstår. Sammenlignet med AMD sin punkt-til-punkt buss (HyperTransport) med dedisert I/O-båndbredde og integrerte minnekontroller med dedisert minne-båndbredde, så blir Intels mindre effektive FSB med delt båndbredde mellom både I/O og minne utvilsomt en meget reell flaskehals

Endret 26. september 2004 av snorreh

[Theo343]

Ventet på dette innlegget fra snorreh hehe . Godt.

 

Apropo det som ble nevnt om å slå sammen GPU og CPU til en enhet. Når man tar i betraktning den enorme regnekapasiteten dagens GPU systemer har måtte det være mye bedre å lage en distribuert prosseseringsmodell som utnytter både GPU, CPU og evt. APU dynamisk i et system etter behov.

 

På den måten får man 3 separate kraftige regne prosessorer som kan jobbe sammen i et slags 3-ways system. Jeg vil tro et er en bedre vei å gå nå før man skal ha alt for mye ned i en sokkel.

 

EDIT:

Denne funksjonaliteten burde enten ligge i hardware eller i OS'et og ikke som ekstra software.

Slik at når jeg iverksetter en stor encoding jobb, så fordeles oppgaven over GPU, APU og CPU.

Endret 26. september 2004 av Theo343

[ATWindsor]

Jaja, bra at spådommene om at PCIe-støtte (for amd) ikke skulle komme før på nyåret viste seg å være feil ihvertfall.

 

AtW

[skyline]

Jaja, bra at spådommene om at PCIe-støtte (for amd) ikke skulle komme før på nyåret viste seg å være feil ihvertfall.

 

AtW

Jepp, lurer på om dette medfører at Nforce 4 blir framskyvd? ME WANT NOW!

[Knick Knack]

FSB hastigheten til Intel har ingen ting med dette å gjøre. Jeg snakker om I/O, GPU og RAM trafikk. Så kommer selvsagt CPU trafikk i tillegg til dette over FSB, men her går ikke DMA trafikk.

[...]

Som du ser er systembåndbredden (minne + I/O) i dette systemet på 20.4GB/s mot 14.4GB/s for onboard broen til A64 prosessoren.

[...]

At 1-way systemer fra Intel på noe som helst måte har båndbredde flaskehalser må være en gedigen myte.

Jeg håper virkelig at du snart lærer deg forskjellen mellom dedisert og delt båndbredde, for alt (unnskyld uttrykket) tullpratet du har kommet med sålangt i denne tråden tyder ikke akkurat på det

 

Total systembåndbredde for Athlon 64 for sokkel 939 på dette brikkesettet med 1GHz HTT er riktignok 14.4GB/s (6.4GB/s minne-båndbredde + 8GB/s I/O-båndbredde), mens for P4 for sokkel 775 på 925XE-brikkesettet med 1066FSB til sammenligning bare har en total systembåndbredde på 8.5GB/s (som deles mellom minne og I/O) og ikke 20.4GB/s som du feilaktig påstår. Sammenlignet med AMD sin punkt-til-punkt buss (HyperTransport) med dedisert I/O-båndbredde og integrerte minnekontroller med dedisert minne-båndbredde, så blir Intels mindre effektive FSB med delt båndbredde mellom både I/O og minne utvilsomt en meget reell flaskehals

Beklager du sammenligner epler og poteter... og det kan jo i noen dialekter være fort gjort.

 

OK poenget er at for AMD systemet så ser du på båndbredden mellom CPU/NB konstelasjonen og systemet. Hvilket er korrekt. Jeg regner med at båndbredden mellom NB og CPU for et AMD system ikke er kjent, men det er heller ikke interessant siden den garantert ikke er en flaskehals. Det er imidlertid litt rart at du trekker frem båndbredden mellom NB og CPU for Intel systemet og ikke båndbredden mellom NB/CPU (se på det som ett) og systemet.

 

Om jeg farer med tullprat eller ikke synes jeg ikke du skal opphøye deg selv til å bestemme. Om du er i tvil så ta komtakt med noen andre fagpersoner enn meg for å få påstandene bekreftet.

[snorreh]

Knick Knack: Du er nok ute å sykler litt her ja

 

Når man snakker om total systembåndbredde, så snakker man om total tilgjengelig båndbredde for minne og I/O kombinert og ikke hver for seg. AMD64 prosessorer har både en integrert minnekontroller med egen dediserte minnebåndbredde, samt en HyperTransport-host kontroller som også har sin egen dediserte I/O-båndbredde. Intel benytter istedet en FrontSide-buss (FSB) som deler båndbredden mellom minne og I/O som her er begge en del av brikkesettet. Altså, uansett hvor mye I/O-trafikk det er på et AMD64-system så vil det ikke påvirke minneytelsen, og vice versa. Til sammenligning så vil all I/O-trafikk på et Intel-system gå på bekostning av minneytelse siden denne blir delt.

 

F.eks. hvis man har et P4-system med 1066MHz FSB, så vil den totale systembåndbredden være 8.5GB/s og denne deles altså mellom minne og I/O. Ettersom dual-DDR400 har en minnebåndbredde på 6.4GB/s, så vil det bety at man bare står igjen med 2.1GB/s båndbredde til I/O.

 

På et Athlon 64-system med 1000MHz HyperTransport, så vil den totale systembåndbredden være 14.4GB/s hvorav 6.4GB/s er dedisert minnebåndbredde (dual-DDR400) og 8GB/s er dedisert I/O-båndbredde.

 

Når man snakker om flaskehalser så er det overhodet ingen tvil om at Athlon 64-systemet har mer I/O-båndbredde sammenlignet med P4-systemet uansett hvordan man vrir og vender på det

[Knick Knack]

F.eks. hvis man har et P4-system med 1066MHz FSB, så vil den totale systembåndbredden være 8.5GB/s og denne deles altså mellom minne og I/O. Ettersom dual-DDR400 har en minnebåndbredde på 6.4GB/s, så vil det bety at man bare står igjen med 2.1GB/s båndbredde til I/O.

OK det er her du trøbler litt. Om du ønsker å forstå hvor jeg vil henn så se litt ekstra på denne biten. Prøv gjerne å sett in den riktige minnebåndbredden for XE systemet (10.4GB/s) i formelen din. Jeg antar du da kommer ut med -1.9GB/s til I/O (negativ verdi!). Det er vel en rimelig grei pekepin på... tja du kaller det sykling.

 

Husk også at trafikk mønsteret ikke er slik at kommunikasjon fra A til B er slik at det må via CPU. Mye går direkte til og fra minnet. Dette kalles DMA og den involverte CPU aktiviteten er minimal. Lasting av et program fra HDD til minnet går f.eks ikke via CPU. Et annet eksempel er overføring av teksturer mellom minne og GPU (eventuelt onboard minnet til grafikk kortet).

 

Et annet ekstrem eksempel er HPs chipset til IPF som kan leveres med 12.8GB/s minnebåndbredde til konfigurasjoner der CPUene deler EN 6.4GB/s FSB. Jeg vil tro dette bryter med hva du antar er fornuftig. Gitt at en feilaktig antar at all kommunikasjon går via CPU. DMA er viktig!!!

 

PS jeg begynner å bli litt lei av beskyldninger om tullprat og sykling. Er det mye å be om å slippe slikt i fremtiden? Kanskje særlig tatt i betrakning at jeg faktisk vet hva jeg snakker om.

Endret 27. september 2004 av Knick Knack

[snorreh]

Knick Knack: Det er ikke mye som tyder på at du vet hva du snakker om her iallefall. Hva har HP sitt IPF-brikkesett med et VIA-brikksett å gjøre?

 

Den totale systembåndbredden til et P4-system er til syvende og sist begrenset av båndbredden til FSB og ikke brikkesettet. Så FSB utgjør flaskehalsen med tanke på systembåndbredden, men det utgjør ikke noe særlig stort problem i desktop-maskiner med bare en prosessor. I dual-prosessor og større systemer så utgjør derimot FSB en tydelig flaskehals, og det er derfor ikke uten uten at Intel kommer med sitt Twin Castle brikkesett neste år som har 2 stk. FSB'er.

Endret 27. september 2004 av snorreh

[Knick Knack]

Knick Knack: Den totale systembåndbredden til et P4-system er til syvende og sist begrenset av båndbredden til FSB og ikke brikkesettet. Så FSB utgjør flaskehalsen med tanke på systembåndbredden, men det utgjør ikke noe særlig stort problem i desktop-maskiner med bare en prosessor. I dual-prosessor og større systemer så utgjør derimot FSB en tydelig flaskehals, og det er derfor ikke uten uten at Intel kommer med sitt Twin Castle brikkesett neste år som har 2 stk. FSB'er.

Du gjentar deg selv og begynner å dra inn totalt off topic SMP systemer med langt høyere trafikk til CPU grunnet 2 til 4 ganger så mye regnekaparitet uten overhode å ta stilling til hva jeg skrev i forige post.

 

Jeg antar dette er den klareste bekreftelsen det er mulig å få på at jeg hverken prater tull eller sykler. Takk.

[snorreh]

Hothardware har en meget interessant artikkel om VIA K8T890/Pro brikkesettene her:

http://www.hothardware.com/viewarticle.cfm...cleid=583&cid=3

 

Techreport har testet VIA K8T890 brikkesettet her:

http://www.techreport.com/etc/2004q3/via-k8t890/index.x?pg=1

 

[Knick Knack]

Knick Knack: Det er ikke mye som tyder på at du vet hva du snakker om her iallefall. Hva har HP sitt IPF-brikkesett med et VIA-brikksett å gjøre?

Ingen ting. Var det et problem å forstå konseptet av den grun? Jeg forsøker å overbevise deg om at det er mye trafikk til minnet som ikke går via CPU. Om dette fortsatt er uklart så er jeg redd jeg har mistet interessen.

[snorreh]

Knick Knack: Jeg snakker om total tilgjengelig båndbredde, altså det som er dedisert og ikke delt. All DMA-trafikk blir likt for begge systemene, så det kan man ta ut av regnestykket. En HyperTransport-buss er også ganske forskjellig fra FSB, ettersom den er punkt-til-punkt basert og sånn sett mer effektiv. Det som skiller systemene mest er likevel minnekontrollerene, der på Intel-systemer så foregår all kommunikasjon med minne gjennom prosessorens FSB til minnekontrolleren på brikkesettet mens på AMD64-systemer så er minnekontrolleren på prosessoren og den kommuniserer direkte med minnet uten å måtte gå igjennom HyperTransport-bussen. Hva er det du ikke forstår med dette?

[Knick Knack]

Jeg snakker om total tilgjengelig båndbredde, altså det som er dedisert og ikke delt.

Dedikert til hva da? du bruker faguttrykkene på en måte som ikke gir mening.

 

All DMA-trafikk blir likt for begge systemene, så det kan man ta ut av regnestykket.

Feil. Det er forskjellig minnebåndbredde og I/O båndbredde.

 

En HyperTransport-buss er også ganske forskjellig fra FSB, ettersom den er punkt-til-punkt basert og sånn sett mer effektiv.

Feil igjen. FSB er punkt til punkt i 1-way systemer. Og hva du mener med mer effektiv i dette tilfellet er i høyeste grad ullent. Tenker du på elektrisk eller logisk perspektiv eller vet du rett og slett ikke.

 

Det som skiller systemene mest er likevel minnekontrollerene, der på Intel-systemer så foregår all kommunikasjon med minne gjennom prosessorens FSB til minnekontrolleren på brikkesettet mens på AMD64-systemer så er minnekontrolleren på prosessoren og den kommuniserer direkte med minnet uten å måtte gå igjennom HyperTransport-bussen.

Riktig. Det er imidlertid en buss mellom den interne NB og CPU hos AMD også. Uten at det har noe som helst med saken å gjøre.

 

Hva er det du ikke forstår med dette? 

Flere ting. F.eks hvorfor du konsekvent ønsker å sammenligne CPU grensesnittet til Intel med NB grensesnittet til AMD. Det er totalt meningsløst og har medført at ca 90% av det du har skrevet i denne tråden er katagorisk feil. Dette er ikke synsing en gang! Spør noen andre som driver med Comp. Arc. om det er umulig å tro på mine beviser.

 

Andre ting jeg har vanskelig for å forstå er hvorfor det er så viktig å med nebb og klør forsvare et standpunkt som så opplagt er feil. Vi har begge tråkket i salaten tidligere, og denne gangen var det din tur igjen.

[snorreh]

Jeg snakker om total tilgjengelig båndbredde, altså det som er dedisert og ikke delt.

Dedikert til hva da? du bruker faguttrykkene på en måte som ikke gir mening.

Dedisert båndbredde betyr at båndbredden er forbeholdt kun et formål (f.eks. minne eller I/O), mens delt båndbredde betyr at båndbredden blir delt mellom flere formål (f.eks. mellom minne og I/O).

 

All DMA-trafikk blir likt for begge systemene, så det kan man ta ut av regnestykket.

Feil. Det er forskjellig minnebåndbredde og I/O båndbredde.

Tja, DMA-trafikk er like effektiv på et AMD64- og et P4-system så dette kan man se bort ifra i den store sammenhengen (iallefall med tanke på total systembåndbredde).

 

En HyperTransport-buss er også ganske forskjellig fra FSB, ettersom den er punkt-til-punkt basert og sånn sett mer effektiv.

Feil igjen. FSB er punkt til punkt i 1-way systemer. Og hva du mener med mer effektiv i dette tilfellet er i høyeste grad ullent. Tenker du på elektrisk eller logisk perspektiv eller vet du rett og slett ikke.

Nei, FSB er per definisjon en delt buss og all trafikk fra CPU til brikksettet går igjennom en delt buss mellom CPU og NB. HyperTransport-bussen fungerer på en helt annen måte der de enkelte komponentene i brikksettet kan kommunisere direkte med CPU uten å måtte gå igjennom NB på brikksettet (trafikk til/fra f.eks. SB, AGP/PCI-E og PCI-X kan gå direkte). Dette reduserer tilgangstiden (latency), som gjør at HyperTransport blir mer effektiv sammenlignet med en delt buss (FSB).

 

Det som skiller systemene mest er likevel minnekontrollerene, der på Intel-systemer så foregår all kommunikasjon med minne gjennom prosessorens FSB til minnekontrolleren på brikkesettet mens på AMD64-systemer så er minnekontrolleren på prosessoren og den kommuniserer direkte med minnet uten å måtte gå igjennom HyperTransport-bussen.

Riktig. Det er imidlertid en buss mellom den interne NB og CPU hos AMD også. Uten at det har noe som helst med saken å gjøre.

Det går ikke en buss, men en link og det er litt forskjell på dette faktisk. Jeg anbefaler at du leser litt mer om HyperTransport så jeg slipper å gjenta meg igjen:

http://www.hypertransport.org/faqs.html#7

http://www.extremetech.com/article2/0,3973,1156822,00.asp

http://www.techonline.com/pdf/pavillions/h...ransportfaq.pdf

http://www.devx.com/amd/Article/17437

http://www.gamepc.com/labs/view_content.as...onmemory&page=1

 

Kort oppsummert her:

The HyperTransport link is a high-speed, low latency, point-to-point, packetized bus where one source is connected to exactly one destination. Packetized means that data is transferred across the bus in chunks or packets, much like data in an Ethernet network is moved. At up to 8.0GB/s dedicated bandwidth per link, HyperTransport is designed to provide sufficient bandwidth for supporting new and existing interconnects.

 

Coherent HyperTransport links are used to connect multiple processors together where memory coherence is required, while noncoherent HyperTransport links are used to connect all other system components. Opteron have up to 3 coherent and/or noncoherent HyperTransport links, while Athlon 64 only have 1 noncoherent HyperTransport link.

 

All AMD64 processors have a built-in HyperTransport host that is the source of HyperTransport information and signals to other HyperTransport chips including bridges, tunnels and end devices. If a HyperTransport link is expanded to connect to another I/O technology, a bridge links the HyperTransport link to the other I/O technology. An example would be a PCI-to-HyperTransport bridge device.

 

If additional HyperTransport devices need to be added to a link, a tunnel is used to connect additional HyperTransport devices to the link. A HyperTransport tunnel is a device with two HyperTransport connections, an upstream and a downstream link, containing a functional device in-between. The HyperTransport tunnel chip is a basic building block for a chain of HyperTransport devices and commands not destined for the tunnel device are passed through it to other devices and chips further down the HyperTransport chain. Examples include the AMD-8131 HyperTransport PCI-X tunnel and the AMD-8151 HyperTransport AGP tunnel.

 

A HyperTransport end device, also known as a cave device, forms the endpoint of a HyperTransport link or chain. Examples of HyperTransport end devices may include a security processor or an I/O hub. An end device is not required in a HyperTransport chain and tunnels and bridges can be used as end devices. A HyperTransport I/O hub is a classic southbridge chip that controls IDE drives and lower-speed ports with a HyperTransport interface. An example is the AMD-8111 HyperTransport I/O hub.

Poenget mitt er at 1GHz HyperTransport neppe blir noen flaskehals med tanke på I/O-båndbredde og vil være perfekt for PCI-Express hvis denne teknologien faktisk klarer å utnytte seg av en så høy båndbredde i det hele tatt (det gjenstår å se).

Endret 27. september 2004 av snorreh

[Knick Knack]

OK da legger jeg dette dødt fra min side. Dette er ikke lengre på et nivå jeg er villig til å diskutere. Hadde det vært aldri så lite vilje til å sette seg inn i mine poster så skulle jeg gjerne fortsatt, men det er det tydelig vis ikke.

 

Skulle gjerne likt å høre om noen andre enn snorreh, som leser denne tråden, har like vanskelig for å svelge mine påstander eller om dere forstår hvor jeg vil. Det hadde vært nyttig for meg selv. Om jeg ikke ordlegger meg slik at det er forståelig for dere andre så er jo det et tegn på at jeg må ta meg selv på tak. Det blir fort slik at en skyter langt over huet på folk når en har vært i gamet for mange år.

 

Takker på forhånd.

 

PS ikke ta dette som en AMD vs Intel diskusjon fra min side. Jeg ønsket opprinnelig bare å utdype de faktiske forhold, hvilket jeg synes gikk svært fint i diskusjonen med Turgon. Den siste delen med snorreh forsøkte jeg å holde så saklig som mulig, men som dere vet er ikke alle like villige til å innse selv den minste svakhet hos AMD. Et interessant forum fenomen jeg gjerne skulle forstått bakgrunnen for.

[snorreh]

Den HT linken kommer til å få nok å jobbe med. Lukter flaskehals lang vei.

Det var bare denne hårreisende påstanden jeg reagerte på

[Knick Knack]

Den HT linken kommer til å få nok å jobbe med. Lukter flaskehals lang vei.

Det var bare denne hårreisende påstanden jeg reagerte på

Det forstår jeg godt. For det første er påstanden en aldri så liten smule spissformulert for å skape interesse. For det andre later du som om du ikke forstår bæra av argumentene mine. Noe jeg antar er en forsvarsmekanisme.

[snorreh]

Den HT linken kommer til å få nok å jobbe med. Lukter flaskehals lang vei.

Det var bare denne hårreisende påstanden jeg reagerte på

Det forstår jeg godt. For det første er påstanden en aldri så liten smule spissformulert for å skape interesse. For det andre later du som om du ikke forstår bæra av argumentene mine. Noe jeg antar er en forsvarsmekanisme.

Hvis du påstår at FSB er bedre enn HyperTransport så snakker du nok for døve ører...

[Knick Knack]

Den HT linken kommer til å få nok å jobbe med. Lukter flaskehals lang vei.

Det var bare denne hårreisende påstanden jeg reagerte på

Det forstår jeg godt. For det første er påstanden en aldri så liten smule spissformulert for å skape interesse. For det andre later du som om du ikke forstår bæra av argumentene mine. Noe jeg antar er en forsvarsmekanisme.

Hvis du påstår at FSB er bedre enn HyperTransport så snakker du nok for døve ører...

Siden de fyller to vidt forskjellige funksjoner så finner jeg det ikke interessant å sammenligne de engang. De skal betjene to vidt forskjellige trafikkmønstre (balansert vs sterkt forskjøvet i en retning) mellom to forskjellige komponenter (NB og SB for HT vs CPU og NB for FSB). Så hva er best av tog og båt? Det er det du maser om.

 

Jeg tar det for gitt at du ikke gidder å innse dette.

 

EDIT: Jeg antar at du nå er på nippet til å skrive at HT ikke går mellom NB og SB siden du ikke kan se noen NB i et AMD64 oppsett. Vel det er slik at hele NB er integrert på en AMD64 cpu. ergo...

 

Det er faktisk ingen viktig prinsippiell forskjell mellom den NB som er integrert på en AMD64 CPU og den Intel har eksternt. Den implementasjonsmessige forskjellen er imidlertid at den bussen (ok du kaller det link, men det er synonymt. En buss kan fint være p2p) mellom NB og CPU i en AMD64 system ligger on-die og har dermed langt lavere forsinkelse enn et FSB system. Per definisjon er HT-xbar og minnekontrolleren NB. Jeg regner med dette er opplagt.

Endret 27. september 2004 av Knick Knack

[dravisher]

Skulle gjerne likt å høre om noen andre enn snorreh, som leser denne tråden, har like vanskelig for å svelge mine påstander eller om dere forstår hvor jeg vil. Det hadde vært nyttig for meg selv. Om jeg ikke ordlegger meg slik at det er forståelig for dere andre så er jo det et tegn på at jeg må ta meg selv på tak. Det blir fort slik at en skyter langt over huet på folk når en har vært i gamet for mange år.

Skjønner vel hva du mener, tror jeg Jeg er ikke akkurat ekspert, og jeg er ganske sikker på at dere begge to har mer innsikt enn meg, men jeg får følelsen av at du skjønner litt mer av det du snakker om her enn snorreh (no offence).

 

Virker liksom som om du (snorreh) ikke setter deg inn i hva knick knack sier...