Ytelsesøkning i Prescott

[el_salvad]

Celeron + 90nm + raskere bus (fra 400 til 533) + dobling av L2 + litt til div = Celeron D -> Stor ytelsesøkning..

 

Northwood + 90nm + dobling av L2 + litt til div = Prescott -> Ikke noe stor forskjell i ytelse..

 

 

Men dersom:

 

Prescott + raskere bus som Celeron D fikk, i P4 E sitt tilfelle fra 800 bus til 1066 bus = Stor ytelsesøkning?

 

Hva tror dere om dette? Kan det skje? Let's hope so!

 

Edit: skriveleif

Endret 25. juni 2004 av el_salvad

[iron_knuckle]

Det skjer nok til neste år

[notarget]

Ble forvirret av den posten, + og +

[iron_knuckle]

Det han mener er at celeron på prescott kjernen har fått høyere ytelse forbedring enn P4. I allefall i teorien.

[Knick Knack]

Det skal jo komme P4E med 1066MHz FSP (til høsten ?) Det vil også komme en E-0 stepping med 2MB L2 cache.

 

Hovedårsaken til øking av ytelse i Celeron D og ikke i P4E er nok at en ikke økte FSB frekvensen og at en får "diminishing returns" vet øking av cache. En øking fra 128kB til 256kB er langt mer nyttig enn en øking fra 512kB til 1MB. Øking av FSB hastighet har forøvrig to effekter. Den mest opplagte er at en øker båndbredden, den andre er at en reduserer forsinkelsen mellom CPU og RAM.

 

Må si jeg ble noe overrasket da jeg leste at Intel planla å øke L2 cache på P4E til 2MB. Med ressonementet ovenfor skulle ikke dette i seg selv ha særlig effekt, og det tror jeg faktisk er tilfellet. Vi får bare håpe at de også kutter ned litt på tilgangstidne til L2 cache i samme slangen. P4E er designet med "veldig stor" forsinkels til L2 cache for ø kunne takle den økte mengden og høyere hastigheter. Nå viser det seg jo at de høye hastighetene i stor grad uteblir, så da er denne ekstra slacken som er lagt inn helt bortkastet.

 

*knick knack gotter seg litt over å ha truffet 100% på spådommen om at Celeron D ville få bedre ytelse en NW celly på tross av mangelen på ekstra ytelse i P4E*

Endret 26. juni 2004 av Knick Knack

[Falcon_]

*knick knack gotter seg litt over å ha truffet 100% på spådommen om at Celeron D ville få bedre ytelse en NW celly

Det var jo opplagt fra første stund det....

[Knick Knack]

*knick knack gotter seg litt over å ha truffet 100% på spådommen om at Celeron D ville få bedre ytelse en NW celly

Det var jo opplagt fra første stund det....

Det var de som betvilte påstanden likevell..... men ja, det er opplagt. Som så mye annet som blir opplagt når en ser det.

 

colombus egg

[Falcon_]

Det var jo opplagt fra første stund det....

Det var de som betvilte påstanden likevell..... men ja, det er opplagt. Som så mye annet som blir opplagt når en ser det.

 

Økning av bus og cache blir liksom ytelseøkning da, selv om prosessoren måtte ha en solid økning av pipelines!

[Knick Knack]

Økning av bus og cache blir liksom ytelseøkning da, selv om prosessoren måtte ha en solid økning av pipelines!

Cache økte prosentvis like my fra P4C til P4E... Og en øking på 33% i FSB hastighet har ikke stått for en ytelsesøking ene og alene opp mot 20%. Om så var tilfelle ville i alle fall P4E med 1066FSB blitt et ytelsesmonster av dimensjoner. Det tviler jeg imidlertid på. Ikke med lignende dimensjoner av ytelsesøking i alle fall. (Med mindre E-0 steppingen kommer med tilnærmet like stramme L1 og L2 cache timinger som NW hadde)

Endret 27. juni 2004 av Knick Knack