Løs omgang med fakta

[DesertGlow]

7) Artikkel (avsnitt 3):

> Den interne cachen var igjen et resultat av at den eksterne cachen ikke var rask nok.

 

Nei ikke akkurat. Minne kan i utgangspunktet deles i 3 typer hovedgrupper: internt minne, hovedminne(primær) og sekundærminne(hardisk etc). I tillegg har vi også hurtigminne(cache). De forskjellige typer minner har forskjellig strategi og er ikke alternativer til hverandre.

 

Dette gjelder også L1 og L2 cache. For eksempel finnes det CPU'er hvor også L2 er intern og som gir like hurtig aksess. L1 som er mindre utelates ikke dermed; L1 har andre egenskaper enn L2. L1 har f.eks. adskilt cache for data og instruksjoner og fungerer svært tett sammen med CPU i forbindelse med instruction prefetching og pipeline.

 

=> Må gjerne utelates eller skrives om.

Det du sier her er selvsagt korrekt, men strider jo ikke mot informasjonen i artikkelen. Muligens uklart formulert, men grunne til at cachen ble overført fra en egen brikke og over til CPU var jo at den eksterne ikke var rask nok.

Jo. L1 og L2 har forskjellig oppgaver og oppførsel. Det er ikke riktig å si at L1 er et resultat av at L2 ikke var rask nok. I faglitteraturen omtales forøvrig L1 som internt minne og L2 som cache. L2 er en ren data cache. Det er ikke L1. L1 er hovedsakelig et resultat av introduksjon av CPU instruction pipeline.

Igjen så blander du inn ting som ikke har noe med saken å gjøre. La meg klare opp i et par fundamentale missforståelser du har her:

 

1. L1 og L2-cache er ikke to vidt forskjellige ting, på P4-prosessorer er f.eks. L1 cachen inkludert i L2-cachen (og på Xeon og P4EE er både L1 og L2-cache inkludert i L3-cache). Det er riktignok noen vesentlige forskjeller, bl.a. hastigheten, størrelsen og oppdelingen i data og instruksjonsdel.

 

2. Artikkelen handler ikke om forskjellen på L1 og L2, men omhandler overføringen av den eksterne cache-brikken som man fant på eldre systemer, som etter hvert ble flyttet over til selve kjernen. Denne overgangen ble gjort for å kunne øke kommunikasjonshastigheten. Dette er presisert tydligere i artikkelen nå, men har vært poenget hele tiden. Det har aldri stått at L1 ble introdusert fordi L2 ikke var raskt nok.

[knut-eirik]

Har nå lest artikkelen og denne tråden. Og rambalder er jo på en liten bærtur etter min mening, dette er så lett at montasjesjefen hos oss hade skjønt det!(og hu eier ikke teknisk innsikt). Det virker som om rambalder bare lirer av seg noen omformuleringer bare for å late som om han har peiling, noe som betviles fra min side. Dette er ikke vondt ment så det er sakt. Topp artikkel.

[Carnifex]

rambalder, jeg har endret oppfatning av deg. Du er nok ikke bare ute etter provosere, du er mer opptatt av å vise hvor mye du kan. Det er helt greit for meg, men jeg syns du gjør det på en tåpelig måte.

 

Inntrykket jeg sitter igjen med er at du ikke er smart nok til å forstå at dette ikke er en fagbok med offisielle definisjoner men en artikkel som er egnet til å gi en lett innføring i denne teknologien. Jeg skal ikke nekte for at den kan virke vag til tider men jeg tror de fleste forstår hva artikkel forfatteren mener mye bedre enn om han hadde tatt cut and paste fra en fagbok fra informatikk studiet.

 

Neste gang du skal gi tilbakemelding til noen foreslår jeg at du viser litt ydmykhet og respekt for andre mennesker. Du vil merke at du kommer mye lengre.

[rambalder]

Dette her er ingen diskusjon om SAM opp mot RAM, og hvorfor du drar dette inn i diskusjonen er for meg komplett uforståelig. Hadde harddisker vært like raske som dagens L1-cache så hadde vi ikke hatt maskiner med hverken RAM eller SRAM i dag av den enkle grunn at harddisker er billigere. Det er dette som er påstanden, og den velger jeg å stå for.

Det er trist å se høre. Det er nå en gang slik at en hardisk er av typen Serial Access Memory. Hovedminne er av typen Random Access Memory (RAM). RAM gir paralell tilgang til minne. For hovedminne kan ikke SAM baserte minneenheter konkurere med RAM hverken i teori eller praksis. SAM baserte enheter har andre kvaliteter og som komplementerer RAM baserte enheter. Dette er helt grunnlegende kunnskaper innen datamaskinarkitektur og organisasjon. Da blir filosoferingen din rundt hardisken potensielle rolle ganske dum.

 

Det er rart at du ikke forstår/kan dette. Det er også vanskelig å skille mellom det og inhabil holdning og/eller manglende vilje. Det er dog fint at du har fikset litt på artikkelen. Men det er fortsatt ting som gjenstår.

 

Som nevnt er hele betratningen rundt hvorfor vi har hierarkisk minne snudd på hodet. Grunnen til at vi har hierarkisk minne er hovedsakelig økonomisk motivert. F.eks. hadde det vært økomonisk forsvarlig kunne hovedminne vært implementert med komponenter som benyttes i hurtigminne(cache), eller bedre. Men det er altså mer kostnadseffektivt å benytte cache i stedet (fordi den er mindre). Osv.

 

Jeg skjønner at du ønsker å fikse minst mulig på artikkelen. Men der er kanskje ikke hva som er best for leserne. Uavhengig av hvilke feil som måtte gjenstå, selve FSB'en kunne vært mer utfyllende omtalt. Kunne også omtalt Back Side Bus siden den er ganske relevant. Du kunne også forklart noe rundt at angitt klokkehastighet for FSB ikke nødvendigvis er den hastigheten bussen kjører på osv.

 

Hvis det da skulle være fare for at artikkelen skulle bli for lang, pga. ekstra stoff for FSB/BSB, så foreslås det at du fjerner annet som ikke direkte har med FSB å gjøre.

 

Fortsatt hell og lykke!

[[BiGG]]

artikkelen var vel ikke den beste hw.no har, men den funker fint til de som lurer på hva raskere fsb kan bety.

[rambalder]

Jo. L1 og L2 har forskjellig oppgaver og oppførsel. Det er ikke riktig å si at L1 er et resultat av at L2 ikke var rask nok. I faglitteraturen omtales forøvrig L1 som internt minne og L2 som cache. L2 er en ren data cache. Det er ikke L1. L1 er hovedsakelig et resultat av introduksjon av CPU instruction pipeline.

Igjen så blander du inn ting som ikke har noe med saken å gjøre. La meg klare opp i et par fundamentale missforståelser du har her:

 

1. L1 og L2-cache er ikke to vidt forskjellige ting, på P4-prosessorer er f.eks. L1 cachen inkludert i L2-cachen (og på Xeon og P4EE er både L1 og L2-cache inkludert i L3-cache). Det er riktignok noen vesentlige forskjeller, bl.a. hastigheten, størrelsen og oppdelingen i data og instruksjonsdel.

 

2. Artikkelen handler ikke om forskjellen på L1 og L2, men omhandler overføringen av den eksterne cache-brikken som man fant på eldre systemer, som etter hvert ble flyttet over til selve kjernen. Denne overgangen ble gjort for å kunne øke kommunikasjonshastigheten. Dette er presisert tydligere i artikkelen nå, men har vært poenget hele tiden. Det har aldri stått at L1 ble introdusert fordi L2 ikke var raskt nok.

Beklager men har ikke misforstått noe av hva du har skrevet. Om du har ment noe annet enn du skrev blir det en annen sak.

 

Punkt 1 disharmonerer ikke med mitt poeng, heller forsterker det.

Punkt 2 disharmonerer heller ikke. Fint at du har korrigert artikkelen på det punktet.

 

Jeg vet ikke hva du vet om L1 og L2, men vidt forskjellige har vel ikke noen sagt at de er.

 

Du påstår at du er uenig og må forklare men så mangler poengene. Det høres for meg da ut som diskusjonen er over.

Endret 8. juni 2004 av rambalder

[rambalder]

artikkelen var vel ikke den beste hw.no har, men den funker fint til de som lurer på hva raskere fsb kan bety.

Forhåpentligvis er den noe bedre nå.

[rambalder]

Her er noe relevant informasjon som kanskje kunne vært nevnt:

 

Overclocking & quad-pumping:

 

The idea of "clean" FSB overclocking is far from new. "Clean" means the synchronous increase of FSB and main-memory clock speed. Even in the days of the Pentium II, mainboards existed that could operate at over 90 MHz, compared to the 66-MHz system speeds that were common at that time. Indeed, in percentage terms, the 25% to 50% speed raise was not significant.

 

It should not be forgotten, however, that the gulf between CPU speed and system speed has thus far been steadily increasing. To counter-affect this, the Pentium 4 bus is "quad-pumped," enabling it to transfer four times the amount of data per clock cycle. This means that with a FSB800 or 800-MHz system clock, an underlying clock speed of 200 MHz must be taken into account. This technology makes overclocking attempts all the more risky since there is simply no longer the scope for up to 50% faster clock speeds.

 

Back Side Bus:

 

A microprocessor bus that connects the CPU to a Level 2 cache. Typically, a backside bus runs at a faster clock speed than the frontside bus that connects the CPU to main memory. For example, the Pentium Pro microprocessor actually consists of two chips -- one contains the CPU and the primary cache, and the second contains the secondary cache. A backside bus connects the two chips at the same clock rate as the CPU itself (at least 200 MHz). In contrast, the frontside bus runs at only a fraction of the CPU clock speed.

 

Og ikke minst:

 

System Bus:

 

The bus that connects the CPU to main memory on the motherboard. I/O buses, which connect the CPU with the systems other components, branch off of the system bus.

The system bus is also called the frontside bus, memory bus, local bus, or host bus.

[jevel]

Igjen så blander du inn ting som ikke har noe med saken å gjøre. La meg klare opp i et par fundamentale missforståelser du har her:

 

1. L1 og L2-cache er ikke to vidt forskjellige ting, på P4-prosessorer er f.eks. L1 cachen inkludert i L2-cachen (og på Xeon og P4EE er både L1 og L2-cache inkludert i L3-cache). Det er riktignok noen vesentlige forskjeller, bl.a. hastigheten, størrelsen og oppdelingen i data og instruksjonsdel.

 

2. Artikkelen handler ikke om forskjellen på L1 og L2, men omhandler overføringen av den eksterne cache-brikken som man fant på eldre systemer, som etter hvert ble flyttet over til selve kjernen. Denne overgangen ble gjort for å kunne øke kommunikasjonshastigheten. Dette er presisert tydligere i artikkelen nå, men har vært poenget hele tiden. Det har aldri stått at L1 ble introdusert fordi L2 ikke var raskt nok.

Ikke for å ta side med noen som helst her, men du blander inn ganske mye som ikke har noe med den opprinnelige saken å gjøre her. Du må skille mellom de ulike bussene i et system her, og en del av cachen på systemet har absolutt ingen ting med FSB å gjøre.

 

Skal du først forklare FSB, og velger å gjøre det i et stort perspektiv (som det virker som du har valgt), så bør du enten utelate cache som ikke har noe med FSB å gjøre, ellers så får du ta med hele sulamitten om FSB, BSB og systembuss.

 

Det å blande alt sammen til en stor klump som visstnok svever rundt FSB blir bare saus.

 

-KJ

Endret 8. juni 2004 av jevel

[DesertGlow]

Dette her er ingen diskusjon om SAM opp mot RAM, og hvorfor du drar dette inn i diskusjonen er for meg komplett uforståelig. Hadde harddisker vært like raske som dagens L1-cache så hadde vi ikke hatt maskiner med hverken RAM eller SRAM i dag av den enkle grunn at harddisker er billigere. Det er dette som er påstanden, og den velger jeg å stå for.

Det er trist å se høre. Det er nå en gang slik at en hardisk er av typen Serial Access Memory. Hovedminne er av typen Random Access Memory (RAM). RAM gir paralell tilgang til minne. For hovedminne kan ikke SAM baserte minneenheter konkurere med RAM hverken i teori eller praksis. SAM baserte enheter har andre kvaliteter og som komplementerer RAM baserte enheter. Dette er helt grunnlegende kunnskaper innen datamaskinarkitektur og organisasjon. Da blir filosoferingen din rundt hardisken potensielle rolle ganske dum.

 

Det er rart at du ikke forstår/kan dette. Det er også vanskelig å skille mellom det og inhabil holdning og/eller manglende vilje. Det er dog fint at du har fikset litt på artikkelen. Men det er fortsatt ting som gjenstår.

 

Som nevnt er hele betratningen rundt hvorfor vi har hierarkisk minne snudd på hodet. Grunnen til at vi har hierarkisk minne er hovedsakelig økonomisk motivert. F.eks. hadde det vært økomonisk forsvarlig kunne hovedminne vært implementert med komponenter som benyttes i hurtigminne(cache), eller bedre. Men det er altså mer kostnadseffektivt å benytte cache i stedet (fordi den er mindre). Osv.

 

Jeg skjønner at du ønsker å fikse minst mulig på artikkelen. Men der er kanskje ikke hva som er best for leserne. Uavhengig av hvilke feil som måtte gjenstå, selve FSB'en kunne vært mer utfyllende omtalt. Kunne også omtalt Back Side Bus siden den er ganske relevant. Du kunne også forklart noe rundt at angitt klokkehastighet for FSB ikke nødvendigvis er den hastigheten bussen kjører på osv.

 

Hvis det da skulle være fare for at artikkelen skulle bli for lang, pga. ekstra stoff for FSB/BSB, så foreslås det at du fjerner annet som ikke direkte har med FSB å gjøre.

 

Fortsatt hell og lykke!

Det er åpenbart at du ikke ønsker å diskutere dette på det prinsippielle nivå, og da opererer du ikke på samme grunnlag som artikkelen. Hvis du ikke klarer å forstå at andre typer minne hadde vært mer eller mindre overflødig i en datamaskin forutsatt at harddisken hadde vært like rask, da kan vi ikke komme noen steder. Dette har da ingenting med om den er paralell eller seriell å gjøre.

[BennyXNO]

Det er åpenbart at du ikke ønsker å diskutere dette på det prinsippielle nivå, og da opererer du ikke på samme grunnlag som artikkelen. Hvis du ikke klarer å forstå at andre typer minne hadde vært mer eller mindre overflødig i en datamaskin forutsatt at harddisken hadde vært like rask, da kan vi ikke komme noen steder. Dette har da ingenting med om den er paralell eller seriell å gjøre.

Jeg er helt enig. Hvis man ikke kan godta at folk leker med tanken på at hard-disker leverte data like raskt som minne og i steden kommer med spiss-findigheter så blir det for dumt. Det er nesten like patetisk som alle de som bedriver rettskrivings-OL i forumet i steden for å diskutere ting på et saklig plan.

[DesertGlow]

Jo. L1 og L2 har forskjellig oppgaver og oppførsel. Det er ikke riktig å si at L1 er et resultat av at L2 ikke var rask nok. I faglitteraturen omtales forøvrig L1 som internt minne og L2 som cache. L2 er en ren data cache. Det er ikke L1. L1 er hovedsakelig et resultat av introduksjon av CPU instruction pipeline.

Igjen så blander du inn ting som ikke har noe med saken å gjøre. La meg klare opp i et par fundamentale missforståelser du har her:

 

1. L1 og L2-cache er ikke to vidt forskjellige ting, på P4-prosessorer er f.eks. L1 cachen inkludert i L2-cachen (og på Xeon og P4EE er både L1 og L2-cache inkludert i L3-cache). Det er riktignok noen vesentlige forskjeller, bl.a. hastigheten, størrelsen og oppdelingen i data og instruksjonsdel.

 

2. Artikkelen handler ikke om forskjellen på L1 og L2, men omhandler overføringen av den eksterne cache-brikken som man fant på eldre systemer, som etter hvert ble flyttet over til selve kjernen. Denne overgangen ble gjort for å kunne øke kommunikasjonshastigheten. Dette er presisert tydligere i artikkelen nå, men har vært poenget hele tiden. Det har aldri stått at L1 ble introdusert fordi L2 ikke var raskt nok.

Beklager men har ikke misforstått noe av hva du har skrevet. Om du har ment noe annet enn du skrev blir det en annen sak.

 

Punkt 1 disharmonerer ikke med mitt poeng, heller forsterker det.

Punkt 2 disharmonerer heller ikke. Fint at du har korrigert artikkelen på det punktet.

 

Jeg vet ikke hva du vet om L1 og L2, men vidt forskjellige har vel ikke noen sagt at de er.

 

Du påstår at du er uenig og må forklare men så mangler poengene. Det høres for meg da ut som diskusjonen er over.

Igjen så ser jeg at du er mer interessert i å bruke fine ord enn faktisk å ha noe å si.

 

1. Hva mener du at forsterker ditt poeng? At det er forskjeller mellom L1 og L2, som artikkelen aldri har omhandlet?

2. Igjen så har du her et ankepunkt mot artikkelen som aldri har vært omtalt. Det har aldri på noe tidspunkt vært omtalt forhold mellom L1 og L2, men fordel med overgang fra cachen liggende eksternt til internt.

 

Så vidt jeg kan se så er alle dine kommentarer om feilaktighet rundt SAM/RAM/L1/L2 helt irrelevant i forhold til artikkelen fordi den aldri har omhandlet det.

 

Min konklusjon du en person som har reagert kraftig på ting i artikkelen som helt korrekt ikke var helt nøyaktig/heldig formulert (det som tidligere er nevnt hvor det er skrevet "øke FSB" i stedet for "øke FSB-hastigheten), og har slått dette stort opp på forumet og smørt på tykkt i din kritikk. Så har du funnet ut at dette egentlig er det eneste reelle ankepunktet i artikkelen, men ikke kan gå tilbake i din kritikk når du begynte så hardt, og har vært nødt til å generere kritikk ut over ting som denne artikkelen handler om. Det er jo klart at det er lett å sitte her på forumet og forklare at "det fungerer jo sånn og sånn, ikke sånn og sånn", men så lenge dette ikke har noe med innholdet i artikkelen å gjøre så blir det totalt bortkastet tid.

 

La meg gjenta:

 

1. Denne artikkelen har aldri handlet om forholdet mellom L1 og L2-cache. Dette er noe du har feilaktig tenkt deg fram til selv.

2. Hva som er SAM og RAM av minneteknologier er totalt irrelevant i denne sammenhengen der det var en enkel påstand om at man i ingen/svært liten grad hadde hatt behov for minne av forskjellige slag forutsatt at harddisken hadde vært like rask på både søketid/forsinkelese og overføringshastighet som det raskeste minnet i dagens maskiner, nemlig L1-cache. Så kan du fortsette å si at "ja, men det kan du jo ikke si, det er forskjell i teknologiene", og det er jeg enig i, men jeg sier "hvis den hadde vært like rask".

[el-asso]

Hvis du ikke klarer å forstå at andre typer minne hadde vært mer eller mindre overflødig i en datamaskin forutsatt at harddisken hadde vært like rask, da kan vi ikke komme noen steder.

Faren med å bli så opphengt i detaljer som rambalder er at man til slutt ikke ser skogen for bare trær.

[DesertGlow]

Igjen så blander du inn ting som ikke har noe med saken å gjøre. La meg klare opp i et par fundamentale missforståelser du har her:

 

1. L1 og L2-cache er ikke to vidt forskjellige ting, på P4-prosessorer er f.eks. L1 cachen inkludert i L2-cachen (og på Xeon og P4EE er både L1 og L2-cache inkludert i L3-cache). Det er riktignok noen vesentlige forskjeller, bl.a. hastigheten, størrelsen og oppdelingen i data og instruksjonsdel.

 

2. Artikkelen handler ikke om forskjellen på L1 og L2, men omhandler overføringen av den eksterne cache-brikken som man fant på eldre systemer, som etter hvert ble flyttet over til selve kjernen. Denne overgangen ble gjort for å kunne øke kommunikasjonshastigheten. Dette er presisert tydligere i artikkelen nå, men har vært poenget hele tiden. Det har aldri stått at L1 ble introdusert fordi L2 ikke var raskt nok.

Ikke for å ta side med noen som helst her, men du blander inn ganske mye som ikke har noe med den opprinnelige saken å gjøre her. Du må skille mellom de ulike bussene i et system her, og en del av cachen på systemet har absolutt ingen ting med FSB å gjøre.

 

Skal du først forklare FSB, og velger å gjøre det i et stort perspektiv (som det virker som du har valgt), så bør du enten utelate cache som ikke har noe med FSB å gjøre, ellers så får du ta med hele sulamitten om FSB, BSB og systembuss.

 

Det å blande alt sammen til en stor klump som visstnok svever rundt FSB blir bare saus.

Kan ikke si meg helt enig her. Dette er ikke en lang forklaring av datamaskinen oppbygging med alle de forskjellige bussene, men en kort og forenkelt forklaring til folk som ikke vet hva FSB er og hvorfor det er hensiktsmessig å øke hastigheten på den.

 

FSB-en har forsåvidt mange funksjoner, men hovedfunksjonen (på nyere sytemer unntatt K8) er å gi informasjon til/fra RAM som prosessoren ikke har i sin cache. Derfor må man også ha en viss overflatekunnskap om minnehiarkiet i en datamaskin.

 

At det hele blir en "stor klump" kan jeg dog være litt enig med deg i, og det vil det alltid bli i større eller mindre grad hvis man skal forsøke å forklare store og innviklede ting på en så enkel måte at ikke halvparten av leserne faller av.

[bjorngb]

Jeg har fulgt litt med på denne diskusjonen...

 

Jeg er til dels enig med begge her (Dessert og rambalder). Hvis vi skal løfte diskusjonen opp til et høyere nivå for å få noe konkret ut av den tror jeg diskusjonen om den spesifikke artikkelen og flisespikkeriet *bråk* må stoppe. Det det dreier seg om er hva slags profil artikklene på hw.no bør ha. Skal de være dypt tekniske eller lesbare for hvermansen - kanskje en mellomting.

 

Jeg har bare sett kort på artikkelen, og har ikke nok kunnskaper til å uttale meg om innholdet, men det virker litt PCWorld. Jeg er helt ening med rambalder at det ikke må forekomme direkte feil i artikkler som skal være en innføring i et emne.

[Manuel]

Som nevnt er hele betratningen rundt hvorfor vi har hierarkisk minne snudd på hodet. Grunnen til at vi har hierarkisk minne er hovedsakelig økonomisk motivert. F.eks. hadde det vært økomonisk forsvarlig kunne hovedminne vært implementert med komponenter som benyttes i hurtigminne(cache), eller bedre. Men det er altså mer kostnadseffektivt å benytte cache i stedet (fordi den er mindre). Osv.

Nå ville det aldri i verden vært bra om cachet CPU'en (idag) hadde vært 512 Mbyte stort. Nøkkelordet er latency, og CPU'en ville kastet bort et stort antall klokkesykluser ved "fetching" av instruksjoner (og da kan man bare drite i branch predicition og prefetching).

 

Angående bruken av DRAM som hovedminne så skal jeg si meg enig med deg, og faktisk så er det (til dels) gjort på Gamecube. Jupp! Nå husker jeg ikke detaljene da dette er et par år siden, men man bruker iallfall en mellomting mellom SRAM og DRAM (mht. hastighet).

 

Men jeg kan virkelig ikke forstå hvorfor du legger deg så mye opp i den hypotetiske situasjonen angående serielle enheter sin hastighet. Det blir det samme som å forkaste all bruk av analogier hvis formål er å øke forståelsen.

[Bro2]

Det er jo klart at det er lett å sitte her på forumet og forklare at "det fungerer jo sånn og sånn, ikke sånn og sånn", men så lenge dette ikke har noe med innholdet i artikkelen å gjøre så blir det totalt bortkastet tid.

Helt enig!

 

Mye av Rambalders kritikk kan sammenlignes med:

Utsagn:

"Bronse er et hardt materiale"

 

Kritikk:

Nei aldeles ikke, det er fullstendig feil.

Bronse er en legering av tinn og kobber, og det er et mørk metall, så det så!

Foruten noen unøyaktigheter så virker det som hovedproblemet Rambalder har med artikkelen er at den har en alt for lav faglig kvalitet.

Rambalder fremstiller det som om hvert eneste ord i artikkelen er riv ruskende galt, noe som blir litt vel useriøst.

 

Hvis man ikke kan godta at folk leker med tanken på at hard-disker leverte data like raskt som minne og i steden kommer med spiss-findigheter så blir det for dumt.

no shit...

Endret 27. juni 2004 av Bro2