Dual-kjerne planer for Intel

[int20h]

Dual-kjerne planer for Intel

Rykter sier at Intel jobber hardt med å implementere dual-kjerner på sine prosessorer. I første omgang er det Itanium 2 som får dette, mens det i løpet av neste år forventes på desktop-prosessorer.

 

Les artikkelen her

[sadolf]

Hmm.. Er ikke dette nesten det samme som HyperThreading da?? Hva er forskjellen??

[Knick Knack]

Foreløpig er det faktisk bare UltraSparc IV fra Sun Microsystems, som kan vise til dual-kjerne finessen.

 

IBM Power4 (og Power5 som ikke er å få kjøpt ennå) er også dualcore. Miniversjonen G5, som benyttes av Apple, er forøvrig ikke dualcore.

 

sadolf: Forskjellen på dualcore og HT er at ved HT kjøres to tråder på samme kjerne og det vil bli krangling om ressursene. I et dualcore system så er det to separate kjerner (de kan dele cache om produsenten finner det hensiktsmessig). Dette medfører at det blir langt mindre krangling om ressursene. HT øker størrelsen på kjernen med ca 5% og dualcore øker størrelsen med 100% om vi ser bort fra cache. HT og dualcore kan også kombineres slik at prosessoren kan kjøre 4 tråder sammtidig. Jeg tror ikke Intel har bekreftet at de vil gjøre dette.

 

Edit: G4 fjernet fra opplisting. Takker Macfan.

Endret 1. mars 2004 av Knick Knack

[Coffie=JavaCode]

Det stemmer at G5 er fra IBM, men G4 er fra motorola, og har ingen ting med power 4 brikken fra IBM å gjøre.

 

Det ventes at dual core om ikke lenge i mac verden. Mestsansynelig rev. c av G5 maskinene. Altså ca om 1 år, vil vi kunne se en mac med dualcore. Den brikken vil bli mest sansynelig en lett versjon av Power 6 ( 65nm arkitektur)

 

Dette er gamelt nytt. Men AMD kommer nok først ut siden de har et mye nærmere samarbeid med IBM.

[tbend]

Videre oppfølgere er "Merom", "Conroe" og "Gilo", der alle vil kunne prosessere 64-bits kode (2005, 2006 og 2007). Fra og med "Jonah" vil man benytte 0,065-mikrons produksjonsteknikk.

 

Huff... da vil vel 32bits snart fases ut!....

Endret 1. mars 2004 av tbend

[Da_Assassin]

Hmm.. Er ikke dette nesten det samme som HyperThreading da?? Hva er forskjellen??

nei, prossessorer med HT har bare en kjerne, men arbeider som 2 ved å kunne jobbe med 2 tråder samtidig... denne prossessoren vil nok jobbe mye mer effektivt ved at det er 2 forkskjellige kjerner, og dermed og dobbelt så mye kraft... tenke seg ett 8-veis system med dobbel-kjerne prossessorer med HT-teknologi (drømme seg bort ... )

[Da_Assassin]

Videre oppfølgere er "Merom", "Conroe" og "Gilo", der alle vil kunne prosessere 64-bits kode (2005, 2006 og 2007). Fra og med "Jonah" vil man benytte 0,065-mikrons produksjonsteknikk.

 

Huff... da vil vel 32bits snart fases ut!....

er det så negativt da?

[sveinsel]

Intelplaner på "veikart"....

[snorreh]

Huff... da vil vel 32bits snart fases ut!.... 

Fremtiden er 64-bits, liten tvil om det

 

Intelplaner på "veikart"....

Interessant

 

Dual-kjerne først for Itanium andre halvdel av neste år, for Xeon ved årsskiftet 2005/2006 og for desktop iløpet av 2006.

 

Det store spørsmålet nå er hva Intel har tenkt å gjøre med buss-arkitektur og minne-tilgang for dual-kjerne prosessorene. Blir det en egen FSB på hver kjerne og vil hver kjerne ha en dedisert minnekontroller på brikkesettet kanskje? Vi får håpe at Intel har tenkt litt nytt her og ikke tar med seg alle av dagens flaskehalser når de kommer med dual-kjerne prosessorer.

 

IBM var faktisk ute med dual-kjerne prosessor allerede i 2001 med sin Power4:

http://www.theregister.co.uk/content/3/27804.html

 

"IBM was the first to market with a dual-core processor, with the 1.1GHz and 1.3GHz Power4 chips that made their debut in the pSeries 690 server in October 2001. That chip includes two full Power4 cores, a shared 1.5MB L1/L2 cache, and the interconnection electronics to create an eight-way SMP module from four Power4 chips, all packaged on a single multichip module."

 

AMD kommer først med flerkjerne-teknologi med K9, og selv om veldig få detaljer er kjent så vil den høyst sannsynlig være HyperTransport-basert og ha dediserte minnekontrollere for hver kjerne integrert på prosessoren.

Endret 1. mars 2004 av snorreh

[VeXx]

utrolig genialt, go intel

[Knick Knack]

Det store spørsmålet nå er hva Intel har tenkt å gjøre med buss-arkitektur og minne-tilgang for dual-kjerne prosessorene.  Blir det en egen FSB på hver kjerne og vil hver kjerne ha en dedisert minnekontroller på brikkesettet?  Vi får håpe Intel har tenkt litt nytt her og ikke tar med seg alle av dagens flaskehalser når de kommer med dual-kjerne prosessorer.

Mener å ha lest at hver kjerne kommuniserer mot en arbiter ("behovsprøvd multiplekser" Altså en krets som gir tilgang til den kjernen som trenger det mest, basert på en eller annen algoritme.) Arbiteren står mellom cache og kjernene slik at to (eller flere) kjerner deler på cache og FSB (eg. PSB for Itanium). Utad blir altså prosessorene uendret. Dette er i alle fall hva jeg har lest om Itanium (3?), Montecito. Hva som kommer for x86 vet jeg ikke. Antagelig vil kjernene i Itanium ha egen L1 og L2 cache men dele L3. Slik sett kan en si at arbiteren står mellom L2 og L3 cache. L1 og L2 utgjør forøvrig ikke mye av chipen i Itaniums tilfelle. Det er vel bare 256kB L2 cache på den. PSB vil også få en overhaling for å takle det økte behovet for båndbredde, men jeg mener å ha hørt at det vil komme Montecito prosessorer som er kompatible med Itanium 2.

 

Jeg antar det blir noe slikt:

 

Kjerne0->L1->L2->\

############# >Arbiter->L3->PSB

Kjerne1->L1->L2->/

Endret 1. mars 2004 av Knick Knack

[snorreh]

Er ikke FSB (Front Side Bus) og PSB (Processor System Bus) en og samme sak da?

 

Dagens Itanium (Madison/Deerfield) støtter bare 400MHz FSB/PSB, mens Fanwood som kommer senere i år og Montecito (dual-kjerne) som kommer til neste år vil støtte 533MHz FSB/PSB. I dag representerer Itaniums delte FSB/PSB en stor flaskehals i flerprosessor-systemer ettersom den blir brukt både for minne-tilgang, CPU-til-CPU og I/O-kommunikasjon, og på akkurat dette området burde Intel tenke nytt etter min mening og spesielt når de kommer med dual-kjerne prosessorer. Økning av cache utsetter bare problemet, mens en bedre buss-arkitektur slik AMD har gjort med Opteron og HyperTransport-bussen er en mer permanent løsning. Hvorfor Intel ikke gjør det samme vet ikke jeg, men det blir kanskje for dyrt?

Endret 1. mars 2004 av snorreh

[Knick Knack]

FSB og PSB er samme prinsippet. Jeg tror Intel velger å kalle Itaniums buss for PSB for å unngå forvirring/sammenblanding med P4's FSB. Det er nokså mange forskjeller på de to. 128 bit vs 64 bit f.eks

[Dollar]

Mulig jeg bommer litt her, men benytter ikke (alle?) større Itanium MP konfigurasjoner hovedkort/chipsetter med flere FSB/PSB'er?

[Simen1]

Huff... da vil vel 32bits snart fases ut!....

32bit fases ikke ut. 64bit kommmer kun som et tillegg til 32bit prosessering. 64bit CPU'ene vil altså være helt bakoverkompatible. Akkurat på samme måte som du nå kan kjøre 8bit og 16bit programvare på 32bit CPU'er.

 

Ytelsen i de gamle modusene (8-32bit) forbedres også med tiden.

[Knick Knack]

Mulig jeg bommer litt her, men benytter ikke (alle?) større Itanium MP konfigurasjoner hovedkort/chipsetter med flere FSB/PSB'er?

De konfigurasjonene Intel og HP bruker har 4 prosessorer per PSB. SGI bruker 2 prosessorer per PSB. Dvs. at den maskina SGI leverte til NASA med 512 Itanium 2 prosessorer hadde 256 PSB grensesnitt som kobles sammen med NUMAlink

 

With microprocessors capable of over one billion calculations per second--less than one nanosecond per operation--fast memory access time is critical in achieving balanced, sustained performance on technical workloads.

 

The high-bandwidth SGI NUMAlink interconnect fabric of SGI Altix delivers information between cluster nodes up to 200 times faster than standard clustering switches. Data crosses over an SGI NUMAlink switch, round-trip, in as little as 50 nanoseconds--less time than it takes a beam of light to travel 50 feet--compared to 10,000 nanoseconds or more with many commodity clustering interconnects. Furthermore, SGI Altix 3000 is the only Linux® system that provides global shared memory between cluster nodes.

 

Edit: jeg kan ikke matte

Endret 1. mars 2004 av Knick Knack

[snorreh]

Mulig jeg bommer litt her, men benytter ikke (alle?) større Itanium MP konfigurasjoner hovedkort/chipsetter med flere FSB/PSB'er?

Ja, SGI har en MP-løsning der bare 2 stk. Itanium må dele en 400MHz PSB og en minnekontroller. HP og Intels MP-løsninger må 4 stk. Itanium dele en 400MHz PSB og en minnekontroller. Til sammenligning har hver Opteron sin egen minnekontroller og dediserte 800MHz HyperTransport-busser og ingen slike flaskehalser som Itanium har i MP-systemer.

Endret 1. mars 2004 av snorreh

[tivolieselet]

den neste xboksen.. skal ha dual den oxo da.. så det på den sdk`en som er blitt sendt ut til utviklere.

 

 

men jeg bare lurer på hvor de tar alle de fancy navna ifra da..

 

..og neste prossessor er jonas, etter maria, som bare hadde 32 bit.. whatever..

[Knick Knack]

den neste xboksen.. skal ha dual den oxo da.. så det på den sdk`en som er blitt sendt ut til utviklere.

Skulle ikke den kjøre G5 prosessoren? Ikke dumt valg av MS. x86-64 kan nok vente seg grisebank av PPC i nær fremtid. Det kan også se ut som om det begynner å bli relativt smertefritt å porte programmer mellom forskjellige instruksjonssett, da utviklingsverktøyene har forbedret seg mye. Kanskje PPC blir ny de facto standard for desktops? Hadde ikke vært meg imot, men jeg holder fortsatt en knapp på IA-64 siden den har høyest ytelsespotensiale av disse tre.

[Turgon]

den neste xboksen.. skal ha dual den oxo da.. så det på den sdk`en som er blitt sendt ut til utviklere.

Skulle ikke den kjøre G5 prosessoren? Ikke dumt valg av MS. x86-64 kan nok vente seg grisebank av PPC i nær fremtid. Det kan også se ut som om det begynner å bli relativt smertefritt å porte programmer mellom forskjellige instruksjonssett, da utviklingsverktøyene har forbedret seg mye. Kanskje PPC blir ny de facto standard for desktops? Hadde ikke vært meg imot, men jeg holder fortsatt en knapp på IA-64 siden den har høyest ytelsespotensiale av disse tre.

Kanskje, men ingen av oss har så langt sett det fulle potensialet av x86-64 (ei heller G5), så kampen er ikke tapt for x86 sin del. Det skal litt til av en G5 å stå i mot en 90 nm dual core opteron på 2,6 ghz+++(muligens 3-3,4 ghz i løpet av 2005). Dessuten har nok intel noe spennende på lur i Tejas.

 

Snorreh: AMD vil komme med dual core på k8 arkitekturen neste år.