"Prescott" treffer nettet

[Simen1]

Syns ikke jeg ser så mye til det store varmetapet det har vert så mye snakk om. 32 Grader (hvis den viser rett da) Dette lukter seriøs overklokking

iron_knuckle:

Du kan ikke bruke Temperaturen som et mål på varmetap, varmeutvikling eller effektforbruk. Temperaturen er kun en følge av effektforbruket OG kjølemetoden som er brukt. Så lenge man ikke vet noe eksakt om kjølemetoden så er det altså to ukjente i liginga og dermed ikke løsbart. Temperaturen sier altså ingenting fornuftig om varmeutviklinga.

 

Knick Knack:

Skjønner du ikke at lengre pipeline isolert sett har negativ effekt på ytelsen? (Da ser jeg bort i fra alle andre ytelsefaktorer som spiller inn). Og en ting til: Jeg har ennå ikke sagt at ytelsen til prescott blir dårligere enn for northwood (klokke for klokke), jeg har bare sagt at det er mye som tyder på at ytelsen ikke blir så veldig forskjellig fra northwood (klokke for klokke). Er du uenig i dette også? Hvor mange prosent raskere tror du prescott blir klokke for klokke gjevnt over? (Kom igjen nå gi oss et estimat)

[Knick Knack]

Temperaturen sier altså ingenting fornuftig om varmeutviklinga.

 

Knick Knack:

Skjønner du ikke at lengre pipeline isolert sett har negativ effekt på ytelsen?

Tempen sier riktig nok ikke noe eksakt om effekforbruket, men det gir jo en grei pekepin på at det nødvendig vis ikke behøver å lukte så mye av overklokkinga.

 

Angående pipelinen: Her er noe å tygge på. Lengre pipeline gjør at det er plass til flere instruksjoner i pipelinen sammtidig og dermed flere mulige kombinasjoner å utføre instruksjonene på. Dette vil hjelpe både single thread og HT modus.

 

Hint: "out-of-order superscalar execution engine"

[Simen1]

Knick Knack:

En pipeline er som et "rør" der oppgavene flyter gjennom røret og utføres i 28 delsteg (P4-NW). En lengre pipeline gjør ikke flere instruksjoner på en gang siden alle likevel må gjennom alle stegene. Det at instruksjonene er OOO betyr ingenting siden de likevel ikke kan velge hvilket steg i pipelinen som skal utføres til hvilken tid. Oppgavene må uansett "stå i kø" for å komme gjennom pipelinen, bare at køa er 30 trinn i prescott i sdetet for 28 trinn. Altså lengre kø, men køa rykker altså like langt frem for hver klokkesyklus som før. (1 trinn per klokkesyklus)

 

Pipelining er selvfølgelig langt mer effektivt enn pre-pipelining CPU'er der hver instruksjon måtte gå gjennom alle stegene før neste instruksjon kunne startes på.

 

Jeg skjønner fortsatt ikke hvordan du kan si at flere pipeline-steg skal kunne bety økt IPC. Tror du må forklare grundigere her for det strider jo mot all logikk. (i hvertfall logikken min)

[pskard]

Med Knikk Knakk sin logikk så skjønner jeg ikke hvor Intel ikke bare løser problemet og legger inn en pipeline på et par hundre stages. Da må jo ytelsen bli fenomenal ettersom det vil "hjelpe både single thread og HT modus.

 

Hint: "out-of-order superscalar execution engine""

[Re-Offender]

Jeg tror ikke Prescott kommer til å levere noe særlig høyere ytelsen enn Northwood MHz for MHz..

Dette er det altfor tidlig til å dra noen konklusjon på, man får se når den blir lansert i februar.

 

Ganske riktig så har Prescott en litt lengere pipeline, men til gjenngjeld har også prescott 1MB L2 cache.. Tror resultatene vil variere fra aplikasjon til aplikasjon..

Northwood vil komme ut bedre i enkelte og prescott bedre i andre.

 

Det store spm er hvor godt den kommer til å overklokke og kompabiliteten med dagens 875/865 hovedkort. Hvis så er tilfelle, så er det et veldig attraktiv oppgraderings alternativ.

 

Så man får bare vente å se.. mange vil nok bli skuffet. Da særlig de som tror at 2,8MHz CPU`en vil kunnes klokkes direkte til 4GHz.

 

Vi får se..

[Knick Knack]

Jeg skjønner dere ønsker å plukke ut et element av arkitekturen dere kaller pipeline for så å se på denne uavhengig av alt annet og analysere hvordan endring i lengden utan at en endrer noe annet vil påvirke ytelsen. Greit dere skal få vinne den disputten. Lengre pipeline = lavere ytelse.

10% lengre pipeline = 10% lavere IPC

50% lengre pipeline = 50% lavere IPC

100% lengre pipeline (40 steg) gir faktisk en ytelse på null.

 

Videre kan dere konkludere at alle steg over 12 er til for at frekvensen skal øke.

[Equinox]

For å avklare hvilken "camp" jeg er i, før noen anklager meg for å være partisk i forhold til ditt eller datt, så tilhører jeg den lille delen av den datakyndige befolkningen som kjøper det som gir mest ytelse for penga / eventuelt er det beste på markedet der og da. (Athlon XP til hjemmepcen og Pentium-M i laptoppen f.eks)

 

For de av dere som sikler over overklokkingsmulighetene på Prescott er det mulig at denne artikkelen heller litt kaldt vann i årene deres:

 

 

http://www.overclockers.com/articles935/

 

 

At Intel har hatt problemer med Prescott er jo åpenbart - den hadde ikke vært utsatt så mange ganger uten grunn (drit i å diskutere grunnene de er ikke viktige nå), og før vi faktisk ser noen realistiske målinger som ikke er skrevet på kinesisk foreslår jeg at vi alle bare slapper av og venter.

 

Vi får sikkert vite det om en ukes tid, maks to, da en eller annen hw side får tak i en Prescott EE ellerno (som ingen noensinne vil kunne kjøpe i butikken).

 

Mvh,

Kim

[Simen1]

Jeg skjønner dere ønsker å plukke ut et element av arkitekturen dere kaller pipeline for så å se på denne uavhengig av alt annet og analysere hvordan endring i lengden utan at en endrer noe annet vil påvirke ytelsen. Greit dere skal få vinne den disputten. Lengre pipeline = lavere ytelse.

10% lengre pipeline = 10% lavere IPC

50% lengre pipeline = 50% lavere IPC

100% lengre pipeline (40 steg) gir faktisk en ytelse på null.

 

Videre kan dere konkludere at alle steg over 12 er til for at frekvensen skal øke.

Knick Knack: Bli voksen da! og lær deg og regn.

 

Og så kan det jo tenkes vi regner med circa-tall... ikke sant?

 

10% lengre pipeline = 100/110 = 90,9% av opprinnelig ytelse = ca 10% ytelsereduksjon

50% lengre pipeline = 100/150 = 66,7% av opprinnelig ytelse = ca 30% ytelsereduksjon

100% lengre pipeline = 100/200 = 50,0% av opprinnelig ytelse= ca 50% ytelsereduksjon

 

Men husk nå at dette er circa-tall og ikke må taes bokstavelig.

[Knick Knack]

Jeg skjønner dere ønsker å plukke ut et element av arkitekturen dere kaller pipeline for så å se på denne uavhengig av alt annet og analysere hvordan endring i lengden utan at en endrer noe annet vil påvirke ytelsen. Greit dere skal få vinne den disputten. Lengre pipeline = lavere ytelse.

10% lengre pipeline = 10% lavere IPC

50% lengre pipeline = 50% lavere IPC

100% lengre pipeline (40 steg) gir faktisk en ytelse på null.

 

Videre kan dere konkludere at alle steg over 12 er til for at frekvensen skal øke.

Knick Knack: Bli voksen da! og lær deg og regn.

 

Og så kan det jo tenkes vi regner med circa-tall... ikke sant?

 

10% lengre pipeline = 100/110 = 90,9% av opprinnelig ytelse = ca 10% ytelsereduksjon

50% lengre pipeline = 100/150 = 66,7% av opprinnelig ytelse = ca 30% ytelsereduksjon

100% lengre pipeline = 100/200 = 50,0% av opprinnelig ytelse= ca 50% ytelsereduksjon

 

Men husk nå at dette er circa-tall og ikke må taes bokstavelig.

LOL kan du fortsette vår nye regnemetode for villedende *host* veiledende ca tall.

 

Skulle gjerne likt å se hvordan dette arter seg for 10% 50% og si 95% kortere pipeline.

 

Hva er forresten refferansetallet vårt som vi regner lengre og kortere ut fra? Noen lotto eksperter her som kan tipse oss?

 

voksen? ikke i kveld nei. skal lære matte først.

[Vaio]

<br />Intels "Prescott"-prosessor har blitt testet i Kina, fotografert i Hong Kong og dekonstruert i Russland. I enkelte sammenhenger kan det virke som om prosessoren blir noe tregere enn "Northwood" på samme frekvens.<br /><br /><a href="http://hardware.no/art.php?artikkelid=5054">Les artikkelen her

Jeg kunne spurt min venn til å oversetter det da, men desverre ble han kicka ut av forumet i hw.no, fordi yummi var misfornøyd med ham...

jaja

[Simen1]

Skulle gjerne likt å se hvordan dette arter seg for 10% 50% og si 95% kortere pipeline.

Det er bare å sette inn tall..:

10% kortere pipeline = 100/90 = 111,1% av opprinnelig ytelse = ca 10% ytelseøkning

50% kortere pipeline = 100/50 = 200% av opprinnelig ytelse = ca dobling av ytelsen

95% kortere pipeline = 100/5 = 2000% av opprinnelig ytelse = 20x orginal ytelse.

 

Kanskje du ser en av hovedgrunnene til at Opteron/A64's 12 trinn pipeline gir en såpass mye høyere IPC enn P4-serien..?? (NW har 20 eller 28 trinn alt avhengig av hvordan man regner på det, prescott skal vist ha 2 trinn til)

 

Referansetallet er 0% lengre/kortere pipeline = 100% av opprinnelig ytelse = ingen forbedring/forværring (...burde vel være ganske opplagt).

[Manuel]

 

Skulle gjerne likt å se hvordan dette arter seg for 10% 50% og si 95% kortere pipeline.

 

Hva er forresten refferansetallet vårt som vi regner lengre og kortere ut fra? Noen lotto eksperter her som kan tipse oss?

Det er ingen som har sagt at pipelining er et onde - bare at det finnes en grense med den teknologien Intel bruker, hvor fordelene med en viss størrelse på pipelinen må vike for prisen for en dyp pipeline. Du som har for vane å kritisere x86 for å være klønete store kretser burde se på hvorfor Intel har valgt å øke cachet på Prescott... Er det fordi det blir så kos? Neeei. Det er fordi man må bruke så uhøvelig mange transistorer på å unngå "branch miss" . Sammenllikne Athlon XP med p4 Northwood og se litt på hvem som burde ha de beste forutsetningene for ekstrem ytelse (med kult-med-lang-pipeline-logikken); Til tross for dette yter disse tilnærmet likt.

[pskard]

Jeg skjønner dere ønsker å plukke ut et element av arkitekturen dere kaller pipeline for så å se på denne uavhengig av alt annet og analysere hvordan endring i lengden utan at en endrer noe annet vil påvirke ytelsen. Greit dere skal få vinne den disputten. Lengre pipeline = lavere ytelse.

10% lengre pipeline = 10% lavere IPC

50% lengre pipeline = 50% lavere IPC

100% lengre pipeline (40 steg) gir faktisk en ytelse på null.

 

Videre kan dere konkludere at alle steg over 12 er til for at frekvensen skal øke.

Dette blir bare for dumt og du dummer deg ut...

 

10% lengre pipelines vil føre til lavere IPC _ISOLERT SETT_ (grunnet høyere "branchstraff"). Det kan veies opp av andre endringer, og som jeg har sagt N-antall ganger tipper jeg at Prescott vil få 5-10% høyere ytelse pr MHz opp mot NW (fortsatt mer 5% enn 10%).

 

Det du derimot påstår er at lengre pipeline hjelper til på ytelsen uten å kunne begrunne det på noen som helst måte. Du må slutte å ta ting rett ut fra en lærebok uten å se på hvordan ting funker in real life. Når du i tillegg er den eneste jeg har sett som hevder dette blir saken ikke mer troverdig.

[Knick Knack]

Skulle gjerne likt å se hvordan dette arter seg for 10% 50% og si 95% kortere pipeline.

Det er bare å sette inn tall..:

10% kortere pipeline = 100/90 = 111,1% av opprinnelig ytelse = ca 10% ytelseøkning

50% kortere pipeline = 100/50 = 200% av opprinnelig ytelse = ca dobling av ytelsen

95% kortere pipeline = 100/5 = 2000% av opprinnelig ytelse = 20x orginal ytelse.

 

Kanskje du ser en av hovedgrunnene til at Opteron/A64's 12 trinn pipeline gir en såpass mye høyere IPC enn P4-serien..?? (NW har 20 eller 28 trinn alt avhengig av hvordan man regner på det, prescott skal vist ha 2 trinn til)

 

Referansetallet er 0% lengre/kortere pipeline = 100% av opprinnelig ytelse = ingen forbedring/forværring (...burde vel være ganske opplagt).

Ok greit jeg tror jeg er med. Hvordan blir det så med skalering av frekvenser for forskjellig lengde av pipeline?

Jeg mener slik at vi kan beregne: ytelse = IPC *Hz

Endret 22. januar 2004 av Knick Knack

[Simen1]

Ok greit jeg tror jeg er med. Hvordan blir det så med skalering av frekvenser for forskjellig lengde av pipeline?

Jeg mener slik at vi kan beregne: ytelse = IPC *Hz

Det blir ca likt:

* Lang pipeline gir lav IPC som igjen gir mange MHz

* Kort pipeline gir høy IPC som igjen gir få MHz

 

Sånn veldig røffly så har Opteron/A64 en gjennomsnittlig IPC på rundt 3, og går på rundt 2GHz. På den andre siden har vi intel's P4 som gjennomsnittlig gjør rundt 2 IPC og går på rundt 3GHz.

2IPC x 3GHz = 6 GIPS

3IPC x 2GHz = 6 GIPS

Altså røffly likeverdig.

 

Nå kommer jeg ikke på noen eksempler der noen kjører ennå lengre pipeliner og flere GHz enn intel, men går vi andre veien og sammenligner med helt andre CPU'er (server-CPU'er) så har både IBM og HP noen skikkelig High-end chipper som går på rundt 300-500MHz med 3-6 trinn pipeliner og yter omentrent som dagens 2-3GHz x86-CPU'er. Før dere sier at dette blir totalt feil.. Ja, det er langt på vei en dårlig sammenligning, men analyser jeg har sett på disse (gamle aceshardware-artikler) påpeker at den ekstremt korte pipelinen som er en av hovedgrunnene til at de har såpass ekstrem IPC, men likevel ikke lar seg klokke mer enn usle 3-500MHz.

 

Det samme gjelder forresten også skjermkort-GPU'er. De er riktignok bygd for helt andre instruksjoner osv men de har også en helt utrolig IPC, og ganske få MHz. (Totalt yter de langt langt mer enn Opteron/A64/P4)

[Knick Knack]

Ok greit jeg tror jeg er med. Hvordan blir det så med skalering av frekvenser for forskjellig lengde av pipeline?

Jeg mener slik at vi kan beregne: ytelse = IPC *Hz

Det blir ca likt:

* Lang pipeline gir lav IPC som igjen gir mange MHz

* Kort pipeline gir høy IPC som igjen gir få MHz

 

Sånn veldig røffly så har Opteron/A64 en gjennomsnittlig IPC på rundt 3, og går på rundt 2GHz. På den andre siden har vi intel's P4 som gjennomsnittlig gjør rundt 2 IPC og går på rundt 3GHz.

2IPC x 3GHz = 6 GIPS

3IPC x 2GHz = 6 GIPS

Altså røffly likeverdig.

 

Nå kommer jeg ikke på noen eksempler der noen kjører ennå lengre pipeliner og flere GHz enn intel, men går vi andre veien og sammenligner med helt andre CPU'er (server-CPU'er) så har både IBM og HP noen skikkelig High-end chipper som går på rundt 300-500MHz med 3-6 trinn pipeliner og yter omentrent som dagens 2-3GHz x86-CPU'er. Før dere sier at dette blir totalt feil.. Ja, det er langt på vei en dårlig sammenligning, men analyser jeg har sett på disse (gamle aceshardware-artikler) påpeker at den ekstremt korte pipelinen som er en av hovedgrunnene til at de har såpass ekstrem IPC, men likevel ikke lar seg klokke mer enn usle 3-500MHz.

 

Det samme gjelder forresten også skjermkort-GPU'er. De er riktignok bygd for helt andre instruksjoner osv men de har også en helt utrolig IPC, og ganske få MHz. (Totalt yter de langt langt mer enn Opteron/A64/P4)

Så hvorfor kjører ikke Intel og AMD uten pipeline (1 steg)? Er det bare markedsføring?

 

Edit: la oss bare gjøre pinen kort. Det eneste som er riktig i denne tankerekken er matten. Grunnlaget for matten er feil. Vi har jo vitterlig bevist at pipelining er bare tull, da eneste effekt er at frekvensen øker, mens ytelsen holder seg konstant (gitt at frekvensen skalerer lineært med lengden, noe som ikke vil skje i Utopia en gang). I steden for å ringe rundt til alle prosessor produsentene å fortelle dem at pipelining ikke har noe invirkning på ytelsen så foreslår jeg at noen setter seg ned og finner feilen og forklarer den slik at de som er interessert lærer noe av det. Jeg tror det er lite vits i at jeg forteller hva feilen er fordi det er vel knapt en skrivende sjel her som tror på det jeg skriver. Beklager at jeg hodt deg for narr, men det var kun i den hensikt å belyse pipeline problematikken.

 

pg: jeg sier ikke at lengre pipelining gir høyere IPC, men at reduksjonen i IPC vil marginaliseres og kan oppveies av andre effekter, ikke noe snakk om total IPC økning. Hvor mye forskjell ble det på NW og prescott sa du? Jeg har (typisk meg altså) glemt det siden første gangen du skrev det. kan du gjenta det N ganger til takk?

Endret 22. januar 2004 av Knick Knack

[Simen1]

Så hvorfor kjører ikke Intel og AMD uten pipeline (1 steg)? Er det bare markedsføring?

Da hadde de kanskje klart å skalere den opp til 100MHz... Greit nok om IPC'en var tilsvarende høy (~60), men det er ikke helt gunstig. Regelen om at IPC*GHz er ca konstant gjelder ikke når man går mot helt ekstreme ytterpunkter. Selv om man har 1000 steg så klarer man ikke å klokke CPU'en til ~200GHz. Det er andre begrensinger som kommer inn i bildet da. (klokke-synkronisering, kapistans, osv) Kanskje chip'en måtte vært mindre enn 1mm^2 for å kunne fordele klokke-signalet uten for mye forskjyvning. Samme gjelder når man går andre veien. I dag bruker f.eks enkle ADD-instruksjoiner 2 klokkesykluser på å regnes ut. (kun en liten del av pipelinen altså), mens SQRT (rot)-instruksjonen bruker rundt 16-20 klokkesykluser. Dette varierer fra instruksjon til instruksjon. Hvis vi skulle ventet på at enhver instruksjon ble ferdig på 1 syklus så ville man måtte lage selve kretsen mye mer komplisert (regressjonsmetoden kan derfor ikke brukes). En slik krets ville kanskje blitt alt for stor (10.000 mm^2 ?) I tillegg finnes det en del smarte måter å hoppe over enkelte trinn i pipelinen dersom det er veldig enkle instruksjoner. (evt kjøre alle ADD/Subtract til en ALU som går på dobbel hastighet slik intel gjør med sin Pentium4.) SIMD (MMX, SSE, SSE2, SSE3, 3DNow, 3DNowE!) er også en smart måte å øke IPC på.

 

Alt i alt tror jeg det er mest fornuftig med rundt 8-30 steg for x86-CPU'er, helt avhengig av hvordan de konstrueres ellers. Er spent på nøyaktigere målinger av IPC på prescott vs NW. En slik analyse kan sikkert avsløre en god del interresante ting om hvordan ting henger sammen og fungerer i netburst-kjernen. (som om den ikke var "demystifisert" mange ganger fra før av)

[Knick Knack]

Er spent på nøyaktigere målinger av IPC på prescott vs NW.

Det er jeg også, men i motsetning til de fleste andre her så forventer ikke jeg resultatet i form av et tall.

 

Edit: se edit i forige post.

Endret 22. januar 2004 av Knick Knack

[Simen1]

Er spent på nøyaktigere målinger av IPC på prescott vs NW.

Det er jeg også, men i motsetning til de fleste andre her så forventer ikke jeg resultatet i form av et tall.

Jeg kan ikke se noen som har sagt at de forventer et bestemt gitt tall. De aller fleste skjønner nok at det vil variere fra test til test. Noen tester vil vinne over NW, andre ikke. Vi får vel bare vente å se. (Og så går det sikert an å regne et slags gjennomsnitt av mange forskjellige tester, så man har noe litt mer konkret å forholde seg til som gjennomsnittlig ytelse)

[Knick Knack]

Er spent på nøyaktigere målinger av IPC på prescott vs NW.

Det er jeg også, men i motsetning til de fleste andre her så forventer ikke jeg resultatet i form av et tall.

Jeg kan ikke se noen som har sagt at de forventer et bestemt gitt tall. De aller fleste skjønner nok at det vil variere fra test til test. Noen tester vil vinne over NW, andre ikke. Vi får vel bare vente å se. (Og så går det sikert an å regne et slags gjennomsnitt av mange forskjellige tester, så man har noe litt mer konkret å forholde seg til som gjennomsnittlig ytelse)

Du har foreløpig ignorert det viktigste. Se lengre opp.

 

Jeg forventer ikke at det er mulig å beregne et snittt heller for NW/Prescott IPC forhold, siden det faktisk ikke vil eksistere! (ta den)