Pentium 4 Extreme Edition avduket

[frodeko]

:o Herregud igjen! :o -Feil quote på forrige innlegg, det var ment på meg selv, her er riktog quote:

Skal man diskutere noe slikt bør man vite hva det går ut på...

[snorreh]

Dette er ikke helt korrekt. FSB-hastigheten på Opteron er 200 MHz uavhengig av klokkefrekvens på kjernen. FSB er kommunikasjon mellom CPU og chipset.

 

Derimot øker frekvensen på minnekontrolleren i takt med frekvensøkning på CPU.

 

Dette stemmer heller ikke :wink:

 

Hastigheten mellom prosessor og brikkesett på Opteron er det samme som minne gir og er ikke 200 MHz, minst 600 MHz, og typisk 800 MHz.

 

Hvis et AGP kort skal lese inn fra minne, må en på P4 gå fra minne, til kontroller, til CPU, tilbake til kontroller, deretter til AGP kort. Dette kan kraftig påvirke latency. På Opteron kan en gå fra minne, til prosessor, til AGP, færre steg => lavere latency.

 

Til dette brukes hypertransport, og det går opp til 800MHz (noen nyere brikksesett støtter 1GHz).

 

Minner også om at P4 har en buss som deles mellom AGP og minne, mens Athlon 64/Opteron har egne busser for hver av disse.

[DesertGlow]

##Mye##

 

Du blander litt mellom prefetching og cache. Minnestrukturen på en PC ser omtrent ut som følgende:

 

Register -> L1 -> L2 ->L3 (hvis den finnes) -> RAM -> Harddisk

 

Cache er ikke bare én ting som du i praksis omtaler det som her, men 2-3 forskjellige minnetyper som kan være integrert, også ekstern i forhold til CPU. Det mest korrekte vil være å si at prosessorcache er den lagringsenheten som står nærmest prosessoren, og alle minnestegene er egentlig bare "mellomlagringsplasser" i forhold til hverandre. Hovedoperasjonene går egentlig mellom CPU og Harddisk, og ideelt sett hadde harddisken vært like rask som prosessoren, og på den måten kunne man fjernet både RAM og cache. (dette er selvsagt en utopi, men likevel en fin tanke).

 

Cachen inneholder blocker med data, det være seg informasjon "AI"-en (prefetchen) tror snart kommer til å bli brukt, eller hele programsnutter. Har man en L3 cache med plass til 2 MB, er det ingenting i veien for å putte et program på 200 kB rett i cachen slik at prosessoren får tilgang til det den skal ha så fort som mulig.

 

I praksis så er ikke cache (fra L2 og oppover) noe annet enn en raskere form for RAM, og har ikke noen annen oppgave enn å holde på informasjon som prosessoren vil ha bruk for fort. Hva som finnes i cachen er derimot en annen sak, og her kommer prefetching fram - men ved økningen av mengde cache fra 1 til 2 MB er det vel neppe denne teknologien man bør henge seg mest opp i.

[satanjapan]

hvis amd sine minne contolere er så bra hvorfor får de da bare 5600 mb/sek når min maskin får 5240 på std hastighet så dere kan ikke si at intel er mye dårligere. og når den kommer den nye fra intel så får den kanskje litt mer :wink:

[DesertGlow]

hvis amd sine minne contolere er så bra hvorfor får de da bare 5600 mb/sek når min maskin får 5240 på std hastighet så dere kan ikke si at intel er mye dårligere. og når den kommer den nye fra intel så får den kanskje litt mer :wink:

 

Minnebåndbredde er ikke alt. Hovedhensikten med en integrert minnekontroller er at latency blir betraktelig lavere.

 

http://www.hardware.no/tester/cpu/opteron_...42/membench.png

 

Ikke nok med det: Når en P4/Athlon XP øker frekvensen på CPU uten å øke FSB går minnelatencyen oppover, men når man øker frekvensen på en Opteron/Athlon 64 går minnelatencyen nedover.

[Simen1]

Snorreh: FSB'en er bare en hypotetisk del av Opteron/Athlon 64. Det kommer av at den kun går mellom CPU'ens "indre" kjerne, og CPU'ens HT-busser og minnebussen. Altså ligger hele FSB'en inne på CPU-kjernen og ikke ned på hovedkortet i det hele tatt. Siden hverken HT-linkene eller minnebussen ikke kan kalles for FSB så kan vi si at den FSB er bare av hypotetisk interresse for kjøpere. Det som betyr noe for oss er de to eksterne bussene: Minnebussen og HT-bussen(e).

 

En annen ting er jo om bruken av cachen blir "inclusive" eller "exclusive". Dvs. Om en kopi av L2 cachen ligger i L3 slik som intel har tradisjon for. Om de gjør det så vil 8kiB L1 + 512kiB L2 + 2MiB L3 = totalt 2MiB cache. Til sammenligning ligger ikke AMD's cache kopiert slik at 128kiB L1 + 1MiB L2 = totalt 1,125MiB cache og ikke 1,0MiB.

Står det ikke 2,5MB cache da? på nyheten mener jeg..

Det står 2MB L3, 2,5MB totalt. Nyheten tar neppe hensyn til om den er "inclusive" eller "exclusive". Følger intel sine tradisjoner med "inclusive" så blir totalen 0,5MB + 2MB = 2MB. Hadde det vært "exclusive" slik AMD bruker å gjøre blir totalen 2,5MB.

[snorreh]

hvis amd sine minne contolere er så bra hvorfor får de da bare 5600 mb/sek når min maskin får 5240 på std hastighet så dere kan ikke si at intel er mye dårligere. og når den kommer den nye fra intel så får den kanskje litt mer

 

Øh, hvor får du de tallene fra?

 

Det er fordi alle AMD64 prosessorer (Athlon 64 og Opteron) har integrert minnekontroller på prosessoren og den kjører på nøyaktig samme hastighet som prosessoren. På Opteron så er f.eks båndbredden mellom prosessor og minnekontrolleren på opptil 16.0 GB/s (for Opteron modell x46).

[OCSpro]

ehh, veldig mye frem og tilbake her, vanskelig å bedømme hva som stemmer og hva som ikke gjør det...

 

Kan ikke alle bare være venner eller bli enige ihvertfall...

[frodeko]

Du blander litt mellom prefetching og cache. Minnestrukturen på en PC ser omtrent ut som følgende:

 

Register -> L1 -> L2 ->L3 (hvis den finnes) -> RAM -> Harddisk

Cache har ikke sammenheng med mellomlagring i den forstand RAM-en har, det er en helt annen logikk bygd opp mot denne, styring av RAM og mellomlagring er kun styrt av adressebuss, og R/W, det skjer bare mellomlagringer, men i cachen skjer noe som kan likne på prefetching.

Det er ingen adressebuss som styrer dette, her ligger lite eller ingen data som mellomlagres, dette er veldig vanskelig å forklare, men sånn i grove trekk kan man si at de neste sannsynlige instruksjoner og initialiseringer av mikrooperasjoner ligger her. Mens i RAM og mellomlagring, ligger data som i nær fremtid behøves. Logikken opp i mot i cachen er bygd opp av masse vipper, enkle "registre" og kombinatorikk, har du sett et slikt skjema har du fått grå hår, det skal jeg love deg!

 

Ikke for å være påståelig og en bedreviter, men jeg har studert elektronikk siden -95, så jeg har iallefall litt peiling på hva som foregår, selv om jeg kanskje ikke er så flink til å formulere meg...

 

Uansett, en CPU med en cache som du beskriver her, står ikke i min PC.. :-?

[bjaa]

FIn fin cpu det der...

Er den basert på Socket 478?

 

( så jeg kan få den inn i Shuttle'n min )

[frodeko]

Minnestrukturen på en PC ser omtrent ut som følgende:

 

Register -> L1 -> L2 ->L3 (hvis den finnes) -> RAM -> Harddisk

Minnestrukturen i en PC ser slik ut ->RAM->Harddisk

Minnestrukturen i en CPU er noe helt annet, og kan ikke sammenliknes i det hele tatt oppbygging, og kontroll av denne er fundamentalt forskjellig..

[sveinsel]

og enklere blir det ikke når man tar inn komponenter som pris, varme og antall kjølere :o

[Dollar]

Hvis et AGP kort skal lese inn fra minne, må en på P4 gå fra minne, til kontroller, til CPU, tilbake til kontroller, deretter til AGP kort. Dette kan kraftig påvirke latency. På Opteron kan en gå fra minne, til prosessor, til AGP, færre steg => lavere latency.

 

Til dette brukes hypertransport, og det går opp til 800MHz (noen nyere brikksesett støtter 1GHz).

 

De alle fleste systemer idag bruker fast writes, som tillater AGP kort å bruker minne uten å gå via CPU. Dersom CPU behandler data som den fôrer AGP kortet er det naturligvis andeledes.

 

Dersom et AGP kort i en P4 skal hente noe fra minne så går det fra AGP>chipsett>minne>chipsett>AGP igjen.

 

Dersom et AGP kort i et Opteron/A64 system skal hente noe fra minne går det fra AGP>translatør-hub>HTT>minne>HTT>translatør-hub>AGP igjen.

 

Når AGP bussen kobles på en HTT link (som er en datatunnel) så må man igjen beregne noe ekstra latency i translatoren mellom HTT og AGP.

 

1GHz HTT linker? Så lenge den endre opp en en CPU som fra AMD ikke støtter mer enn "800MHz"(6.4GB/s) i dagens form, og brikkesettet ligger inni denne... så virker dette *rart*.

[gastingen]

Dette er rein gjetning, men eg trur pris/ytelse forholdet vert dårleg. Å lage prosessor med mykje cache er dyrt, gir stor varmeutvikling og det er ikkje sikkert at ytelsen vert so mykje betre. Gledar meg til å sjå prisar og benchmark på den prosessoren.

[Simen1]

Dette er rein gjetning, men eg trur pris/ytelse forholdet vert dårleg. Å lage prosessor med mykje cache er dyrt, gir stor varmeutvikling og det er ikkje sikkert at ytelsen vert so mykje betre. Gledar meg til å sjå prisar og benchmark på den prosessoren.

Prisen for en høyhastighets 2MB SRAM brikke er ganske høy. Kanskje 500-1000 kr eller der omkring. Dvs. CPU'en blir nok en god del dyrere. (kanske en til et par tusen dyrere enn tilsvarende uten L3 cache.

 

Ytelsen blir garantert høyere enn tilsvarende uten L3, men hvor mye er vanskelig å si. Det er vanskelig å sammenligne med ytelseforskjellene mellom Willamette og Northwood siden størrelsen er mye større og hastigheten (latency og båndbredde) på L3 er lavere. Jeg vil trekke paraleller med ytelseøkningen som Xeon fikk ved å gå fra standard til standard + L3 cache. Da vil ytelsen stige med 0 i enkelte tilfeller og opptil mange titalls prosent i andre. Jeg vil tippe kanskje 5-15% høyere ytelse i snitt.

 

Varmeutviklingen vil neppe stige så mye siden cache generellt utvikler lite varme i forhold til kjernelogikk. Vil tippe på rundt 5% ekstra varme. (noe P4 forsåvidt har mer enn nok av fra før)

 

Alt i alt virker dette som et desperat forsøk på å sette Athlon 64 litt i bakgrunnen. Pris/ytels forholdet blir nok dårligere som du sier, og CPU'ene kommer nok til å fases ut lenge før de når lavprismarkedet. F.eks ved at intel ikke produserer slike som ligger mer enn 200-400MHz bak toppmodellen. Slik holder de prisene høye slik at produksjonsprisen ikke blir for høy. Navnet "Extreme Edition" høres ut som en typisk startegi for å undergrave Athlon 64 lanseringen og gi artikkelforfattere en Intel CPU å benchmarke også.

[ØysteinI]

...

masse rart...

...

 

Håper jeg har formulert meg riktig' date=' jeg hadde ingen formål med å sammenlikne Intel og AMD her, jeg måtte bare kommentere cachen og dens betydning. Skal man diskutere noe slikt bør man vite hva det går ut på...[/quote']

 

Mja .. du har bomma litt. En cache kan godt ha høy frekvens, men likevel være relativt treg. Dette pga. at det kan være stor forsinkelse mellom når CPU spør om data, til cachen faktisk sender dataene. L2 cachen i P4 har så vidt jeg husker, MER ENN 18 hz latency. Dette vil at det går MINIMUM 18 Hz før det kommer så mye som en bit fra L2-cachen. L3 har normal en latency på en ordre høyere (100Hz+)

 

Jo større latency, jo tregere cache... selv om den går med samme frekvens som kjerna.

 

Å få en høy teoretisk båndbredde er ikke noe problem. Det er bare å øke antallet bit som cachen kan overføre samtidig. Med en 512bits bus, vil vi jo få et enormt tall, men det er ikke sikkert at det blir noe bra cache likevel.

 

Jeg vil anbefale denne artikkelen for mer info :

http://www.aceshardware.com/read.jsp?id=20000190

[Simen1]

Mja .. du har bomma litt. En cache kan godt ha høy frekvens, men likevel være relativt treg. Dette pga. at det kan være stor forsinkelse mellom når CPU spør om data, til cachen faktisk sender dataene. L2 cachen i P4 har så vidt jeg husker, MER ENN 18 hz latency. Dette vil at det går MINIMUM 18 Hz før det kommer så mye som en bit fra L2-cachen. L3 har normal en latency på en ordre høyere (100Hz+)

18 klokkesykluser per sekund ?

100 klokkesykluser per sekund ?

 

Du mener vel hhv. 18 og 100 klokkesykluser (ikke per sekund) Da må du skrive klokkesykluser og ikke Hz. Hz betyr sykluser per sekund.

 

Forøvrig er det ennå bedre om du beskriver latencyen i nanosekunder eller sier hvor mange klokkesykluser det er ved en gitt frekvens.

 

Ikke for å prike, men jeg tviler ikke på at det er mange som blir forvirret når du skriver det sånn.

[snorreh]

Nå er minnebåndbredden i et P4 system det samme som for et Athlon FX system, og mer enn for Athlon64/Opteron.

 

Nei, Athlon 64/Opteron kommuniserer mye raskere med minnet enn P4. Dette er fordi minnekontrolleren er integrert i prosessoren på alle AMD64 prosessorer og opererer på nøyaktig samme hastighet som prosessoren. Athlon 64-FX/Opteron støtter dual-DDR, men det gjør ikke Athlon 64.

 

Et P4 desktop system har ingen virkelige flaskehalser (hva båndbredde angår) CPU trekker selv ikke i statiske tester over 5GB/s og AGP vil ikke under noen omstendighet trekke mer enn de resterende 1.4GB/s-ene. Annen I/O er teoretisk opptil 533MB/s.

 

P4 med 800MHz buss *deler* sin båndbredde (maks 6.4 GB/s) mellom minne og I/O, mens en AMD64 prosessor har en *dedisert* båndbredde (fra 11.2-16.0 GB/s på nåværene Opteron modeller) som ikke deles mellom minne og I/O. Minnebåndbredden til AMD64 prosessorene øker også med prosessorhastigheten, noe som ikke er tilfellet med P4.

 

Du glemmer også at *programmer* gjerne trenger mer båndbredde, mens P4 arkitekturen ikke gir dette.

 

Hvis en ser på ytelsesforskjellen mellom en P4 med 400MHz buss og en med 800MHz buss (ellers lik klokke), vil mange krevende programmer gå betydelig raskere noe som viser klart flaskehalsen i P4 arkitekturen - minnet.

 

Hypertransport løser i Athlon FX/Athlon64/Opteron løser ingen flaskehalser i bord maskiner, der den siste egentlige flaskehalsen idag er PCI bussen (som stadig er like treig selv med hypertransport). Den blir først fikset med PCI-Express

 

PCI er ikke en flaskehals, det er minne og latency som er problemet. Ser en på siste generasjon Alpha (EV7) løser de dette problemet med en integrert Rambus-kontroller, på lik linje med AMD64 arkitekturen.

 

I/O er selvfølgelig tregt, men det har mer med at harddiskene er trege fremfor at PCI-bussen er treg.

 

Siden AMDs brikkesett kobler PCI rett på Hypertransport, får en også lavere latency enn andre busser som finnes.

[snorreh]

De alle fleste systemer idag bruker fast writes, som tillater AGP kort å bruker minne uten å gå via CPU. Dersom CPU behandler data som den fôrer AGP kortet er det naturligvis andeledes.

 

Fast writes er kun for burst, og hjelper ikke for latency. Dvs. prosessoren må være involvert for å starte en fast write, deretter tar AGP kortet over.

 

Dersom et AGP kort i et Opteron/A64 system skal hente noe fra minne går det fra AGP>translatør-hub>HTT>minne>HTT>translatør-hub>AGP igjen.

 

Når AGP bussen kobles på en HTT link (som er en datatunnel) så må man igjen beregne noe ekstra latency i translatoren mellom HTT og AGP.

 

Det er ikke en hub, men en switch (på prosessoren). Det fine med denne er at den kan sende pakker mellom f.eks AGP kort tilknyttet en prosessor direkte over til minne-kontrolleren på en annen, og gir lav latency.

 

1GHz HTT linker? Så lenge den endre opp en en CPU som fra AMD ikke støtter mer enn "800MHz"(6.4GB/s) i dagens form, og brikkesettet ligger inni denne... så virker dette *rart*.

 

1GHz fungerer det, f.eks Rioworks kan bruke slike hastigheter mellom CPUer. Det har forsåvidt ingenting med brikkesettet å gjøre, som korrekt nok er maks 800MHz.

 

Et viktig poeng med Opteron arkitekturen er at minnekontroller og flerprosessor-støtte er integrert på prosessoren. Dermed kan prosessorene snakke raskere med hverandre enn med brikkesettet.

[sveinsel]

Det er laget mange 2-prosessor hovesdkort for Opteron......

Og det er vel da bare et "velferdspørsmål" om når tid "gutta" vil stille med to prosessorer i stedet for å svi fingrene på *ntel 0,09 til dobbel pris.

........Om man velvilligst forsår hva jeg mener...........