Bulldozer og Bobcat lanseres

[Stigma]

Bobcat skal ha et effektforbruk på under 1 W.

Sikker på det ikke burde være 10 W?

Én watt er riktig. Litt mer presist skal Bobcat klare under 1 Watt TDP, men det hører også med til historien at det kommer en serie med ulike klokkehastigheter og tilhørende ulik TDP. Det er ikke noen konkret info om TDP eller klokkehastigheter men det antas at spennet vil være utgaver fra 0,5 Watt til 10 Watt. Noe sånt blir det nok. Spekulasjonene grunner i at en arkitektur spisses mot et spenn av klokkehastigheter og at spennet sjelden overstiger 10x for andre prosessortyper. Dermed antas fra 1-10 Watt som maks og dersom "sub 1 Watt capable" betyr så lite som 0,5 Watt så betyr det 0,5-5 Watt. Totalt spenner altså spekulasjonene fra 0,5-10 Watt.

 

"sub 1 Watt capable" er AMDs offisielle uttalelse som det tas utgangspunkt i.

 

Yep, slik jeg forstår det så er det snakk om at arkitekturen skal ha potensiale for å kunne brukes i veldig mobile enheter, typ pads og kanskje til og med veldig avanserte telefoner. Det er nok derfor de har siktet seg inn mot å være "sub 1watt capable", men de prosessor-modellene som lanseres for bruk til netbooks og andre bærbare som dermed vil konkurrere mot atom vil nok sansynligvis bruke litt mer enn dette (og yte bedre enn de med lavere TDP naturligvis). Det indikerer i grunn bare at arkitekturen kan skalere bra opp og ned i ytelse/forbruk hvilket er en god ting siden CPU modellene kan skreddersys bedre til behovene for forskjellige typer devices. Jeg har mine tvil om at en 1watt TDP modell ville vært særlig brukbar for en typisk tradisjonell bærbar datamaskin.

 

Det sagt så er jeg personlig mer interessert i Bulldozer. Jeg håper virkelig at denne arkitekturen skyter AMD frem i en posisjon hvor de kan konkurrere mot Intel ikke bare på pris slik som de har gjort i flere år nå - men også på direkte på ytelse. Hvis Intel mister ytelsestronen eller plutselig står ovenfor en arkitektur som ihvertfall kan yte like bra til samme pris så vil det bare komme oss forbrukere til gode - det har det historisk sett alltid gjort når AMD og Intel har vært på lik linje med sine topp-prosessorer.

 

Anngående når disse kommer ut så er det ikke noe konkret å forholde seg til, men jeg mener jeg leste fra anandtech at de regnet med vi kanskje kunne se noe i Q2 2011. Det er en stund frem enda altså - men forhåpentligvis vil det også resultere i at de får muligheten til å produsere dem på lav nm teknikk.

 

-Stigma

[Kaaz]

Hva har gravemaskinen med artikkelen å gjøre?

 

 

 

 

 

http://arstechnica.c...tm_campaign=rss

[Anders Jensen]

Mange oppgaver som f.eks database ligger i snitt på en instruksjon per syklus så med mulighet for 4 instruksjoner per syklus vil 75% av kapasiteten ligge brakk, i snitt. Det er derfor en har SMT, synt at AMD ikke la inn det.

 

Forøvrig fiffig design på Bulldozer, men er skeptisk til delt fetch og decode. Det gir økt forsinkelse. Delt FP pipe er fint for alt unntat HPC, men det er greit. Massivt parallell FP hører ikke hjemme i CPU uansett.

 

Uansett ville jeg gått for dedikert fetch/decode, delt FP pipe og SMT for å holde både fetch/decode og samtlige int units travle.

 

Snart får vi kanskje også se clustrede int pipelines. Det blir spennende.

AMDs tilnærming er vel egentlig gjort fordi SMT, eller HT som Intel kaller det, har vært mislykket. Selv om nå Intel prøver seg på ny. AMDs løsning derimot lar en kjøre to integertunge tråder i parallel uten konflikter. Men den minner noe om nyere UltraSPARC prosessorer, med delte flyttallsenheter, som ei heller har nådd helt opp når det kommer til arbeidslaster som passer innenfor AMDs tradisjonelle marked.

 

Det blir derimot spennende med many-core prosessorer, som Tilera Tile-Gx

??? SUN, Intel og IBM har vel alle hatt særdeles gode resultater med SMT de siste par åra. Misslykket er det siste jeg vil kalle det. For IBM Power 7 ville nok ytelsen mer enn halveres om du kjører server workload uten SMT...

[Kaymeerah]

Én watt er riktig. Litt mer presist skal Bobcat klare under 1 Watt TDP, men det hører også med til historien at det kommer en serie med ulike klokkehastigheter og tilhørende ulik TDP. Det er ikke noen konkret info om TDP eller klokkehastigheter men det antas at spennet vil være utgaver fra 0,5 Watt til 10 Watt. Noe sånt blir det nok. Spekulasjonene grunner i at en arkitektur spisses mot et spenn av klokkehastigheter og at spennet sjelden overstiger 10x for andre prosessortyper. Dermed antas fra 1-10 Watt som maks og dersom "sub 1 Watt capable" betyr så lite som 0,5 Watt så betyr det 0,5-5 Watt. Totalt spenner altså spekulasjonene fra 0,5-10 Watt.

 

"sub 1 Watt capable" er AMDs offisielle uttalelse som det tas utgangspunkt i.

 

 

Ahh. Hvis ytelsen er grei så kan det fint være netbooks kommer til å bruke en del AMD baserte prossessorer i framtiden, noe som er unormalt og vil være bra for AMD.

 

Når jeg ser på hvordan arkitekturen ser ut, så ser det meget bra ut hvis de fortsetter med denne teknologien litt. Ser ihvertfall ut som de får til bedre SMT med dette enn Intel.

 

Ett spørsmål, en 4 modul bulldozer, vil den bli markedsført som 8 core eller vil den bli markedsført som quad core med SMT?

 

EDIT: Det ser ut som den blir markedsført som 4/8 prosessor etter det jeg har lest.

Endret 26. august 2010 av Kaymeerah

[Harkonnen]

Mange oppgaver som f.eks database ligger i snitt på en instruksjon per syklus så med mulighet for 4 instruksjoner per syklus vil 75% av kapasiteten ligge brakk, i snitt. Det er derfor en har SMT, synt at AMD ikke la inn det.

 

Forøvrig fiffig design på Bulldozer, men er skeptisk til delt fetch og decode. Det gir økt forsinkelse. Delt FP pipe er fint for alt unntat HPC, men det er greit. Massivt parallell FP hører ikke hjemme i CPU uansett.

 

Uansett ville jeg gått for dedikert fetch/decode, delt FP pipe og SMT for å holde både fetch/decode og samtlige int units travle.

 

Snart får vi kanskje også se clustrede int pipelines. Det blir spennende.

AMDs tilnærming er vel egentlig gjort fordi SMT, eller HT som Intel kaller det, har vært mislykket. Selv om nå Intel prøver seg på ny. AMDs løsning derimot lar en kjøre to integertunge tråder i parallel uten konflikter. Men den minner noe om nyere UltraSPARC prosessorer, med delte flyttallsenheter, som ei heller har nådd helt opp når det kommer til arbeidslaster som passer innenfor AMDs tradisjonelle marked.

 

Det blir derimot spennende med many-core prosessorer, som Tilera Tile-Gx

??? SUN, Intel og IBM har vel alle hatt særdeles gode resultater med SMT de siste par åra. Misslykket er det siste jeg vil kalle det. For IBM Power 7 ville nok ytelsen mer enn halveres om du kjører server workload uten SMT...

Jeg var kanskje ikke tydelig nok. Jeg mente HT varianten av SMT, som er den AMD prøver å rette svakhetene til ser det ut til.

[Revox]

Én watt er riktig. Litt mer presist skal Bobcat klare under 1 Watt TDP, men det hører også med til historien at det kommer en serie med ulike klokkehastigheter og tilhørende ulik TDP. Det er ikke noen konkret info om TDP eller klokkehastigheter men det antas at spennet vil være utgaver fra 0,5 Watt til 10 Watt. Noe sånt blir det nok. Spekulasjonene grunner i at en arkitektur spisses mot et spenn av klokkehastigheter og at spennet sjelden overstiger 10x for andre prosessortyper. Dermed antas fra 1-10 Watt som maks og dersom "sub 1 Watt capable" betyr så lite som 0,5 Watt så betyr det 0,5-5 Watt. Totalt spenner altså spekulasjonene fra 0,5-10 Watt.

 

"sub 1 Watt capable" er AMDs offisielle uttalelse som det tas utgangspunkt i.

 

 

Ahh. Hvis ytelsen er grei så kan det fint være netbooks kommer til å bruke en del AMD baserte prossessorer i framtiden, noe som er unormalt og vil være bra for AMD.

 

Når jeg ser på hvordan arkitekturen ser ut, så ser det meget bra ut hvis de fortsetter med denne teknologien litt. Ser ihvertfall ut som de får til bedre SMT med dette enn Intel.

 

Ett spørsmål, en 4 modul bulldozer, vil den bli markedsført som 8 core eller vil den bli markedsført som quad core med SMT?

 

EDIT: Det ser ut som den blir markedsført som 4/8 prosessor etter det jeg har lest.

 

Ja og det vil definitivt gavne oss forbrukere også iform av bedre chipset's med langt langt bedre grafikk løsninger enn Intel har å by på.

[del_diablo]

Ett spørsmål, en 4 modul bulldozer, vil den bli markedsført som 8 core eller vil den bli markedsført som quad core med SMT?

 

EDIT: Det ser ut som den blir markedsført som 4/8 prosessor etter det jeg har lest.

 

Blir sikkert reklamert for som 4 og 8 kjerner med "virtueller kjerner".

Irriterer meg at det er lovelig å reklamere for at CPU støtter flere en 1 tråd per kjerne ved å kalle det noe rart.

[Anders Jensen]

Jeg var kanskje ikke tydelig nok. Jeg mente HT varianten av SMT, som er den AMD prøver å rette svakhetene til ser det ut til.

Hyperthreading er ikke en variant av SMT det er kun et merkenavn. Det finnes per i dag 4 helt ulike implementasjoner av Hyperthreading hvorav to er SMT og to er SoE-MT. Jeg tror fortsatt AMD ville tjent mye på en eller annen form for MT, men det er godt mulig SMT ikke er riktig vei å gå. SoE-MT er et nokså interessant alternativ, særlig i kombinasjon med run-ahead execution, emn det passer litt dårlig på en tomasulo maskin, som er mest populært i dag enten det er snakk om AMD, Intel, IBM, x86 eller Power. Foreløpig har det ikke vært gjort noen veldig gode implementasjoner av SoE-MT. Det er en rimelig OK implementasjon på Tukwilla, men det er i utgangspunktet en fintuning av en ettermontert MT på kjernen og bærer naturlig nok preg av det. Litt for mange bobler i pipen ved hvert kontekst switch osv.

[Anders Jensen]

Ett spørsmål, en 4 modul bulldozer, vil den bli markedsført som 8 core eller vil den bli markedsført som quad core med SMT?

 

EDIT: Det ser ut som den blir markedsført som 4/8 prosessor etter det jeg har lest.

 

Blir sikkert reklamert for som 4 og 8 kjerner med "virtueller kjerner".

Irriterer meg at det er lovelig å reklamere for at CPU støtter flere en 1 tråd per kjerne ved å kalle det noe rart.

En 4 moduls Bulldozer CPU ville jeg i hovedsak tenkt på som en 8 kjerners CPU med mindre jeg drev med HPC, rendering sov. Da er den mer å betrakte som 4 kjerners CPU. Uansett er det ikke så greit å forholde seg til antall kjerner som noe fornuftig mål på noe som helst lengre. Kan ikke trøste med at det kommer til å bli noe enklere heller med innføring av clustrede kjerner og heterogene prosessorer. Klokkefrekvens og antall kjerner er bare markedsføring nå. Ytelsestester er det eneste som hjelper. Snart får vi kanskje asynkrone prosessorer også. Dvs. ingen klokkefrekvens...

[Kaymeerah]

Det er jo ett helvete å programmere multicore. AMD skulle lagt til en mulighet for å kjøre en modul som en kjerne, for å øke ytelsen. Ytelsen ville nok ikke doblet når 2 kjerner kjører som en tråd, men den ville vel økt på programmer som kjører få eller bare 1 tråd.

[Anders Jensen]

Det er jo ett helvete å programmere multicore. AMD skulle lagt til en mulighet for å kjøre en modul som en kjerne, for å øke ytelsen. Ytelsen ville nok ikke doblet når 2 kjerner kjører som en tråd, men den ville vel økt på programmer som kjører få eller bare 1 tråd.

Mulig at lignende løsninger som du ser for deg her kommer, men det vil være en del begrensninger. F.eks hvis to pipelines skal integreres så tett at de skal kunne kjøre samme tråd uten noen hint fra kompilator så må de dele alt. Ergo er det ikke lengre to pipelines, men en. Altså en ekstremt bred pipeline, som er en dårlig ide. Om en legger ved hint fra kompilator om f.eks hvilke traces i en tråd som henger tett sammen så kan en clustre to eller flere løst koblede pipelines som kjører hver sine traces, fra samme tråd. Ingen har klart å lage dette enda. Og kompilatoren vil bli veldig kompleks.

 

Husk også det helt grunnleggende her: Produsentene lager ikke muliticore fordi det er så bra. De lager multicore fordi de ikke har noe valg. En kjerne med ytelse på "100" vil generelt være bedre enn to på "50". Kan kanskje tenkes noe spesialtilfeller med mye ping-pong mot enheter med høy forsinkelse sammen med realtime krav hvor to kjerner kan være å foretrekke over en.

[Kaymeerah]

Joda, jeg er klar over at de ikke har mye valg, men det går jo på hvor dårlig x86 egentlig er. Dessverre har man ikke ett annet CISC alternativ en x86.

[Anders Jensen]

CISC er vel like mye problemet som x86. EPIC, EDGE og SIMD er fremtiden.

[Anders Jensen]

Det blir derimot spennende med many-core prosessorer, som Tilera Tile-Gx

 

Måtte bare plukke opp den her. lenge siden sist jeg så på Tilera.. Enig i at det er et interessant konsept. På en måte CPU versjonen av en GPU; mange relativt brede men enkle pipelines (VLIW) og massivt parallelt nettverk og minne hierarki internt på brikken. Likevel litt gammeldags å ty til VLIW synes jeg. Det er liksom 10år siden introduksjon av EPIC og så kommer en drassende med VLIW? Fint med mange kjerner, men disse er hver seg dumme som brød.

 

Om ikke lenge vil vi antagelig se CPU kjerner som kan kjøre semi in-order slik som disse:

http://www.crhc.illinois.edu/IMPACT/ftp/conference/micro-05-barnes.pdf

http://impact.crhc.illinois.edu/ftp/conference/micro-03-fleaflicker.pdf

 

Her får en endelig en enkel og effektiv pipeline som kan håndtere kompleks kode med cache misses. Det blir et stort løft i forhold til både VLIW og Tomasulo maskiner som alle Opteron, Xeon og IBM Power 4, 5 og 7.

 

edit: quote tull

Endret 27. august 2010 av Anders Jensen

[Kaymeerah]

CISC er vel like mye problemet som x86. EPIC, EDGE og SIMD er fremtiden.

 

Så det å kunne kjøre komplekse oppgaver på en arkitektur er ett problem? (Hinter til at du mener CISC er ett problem).

 

Skal si deg en ting, du ville ikke likt å kjøre ARM prosessorer til desktop maskiner.

Endret 27. august 2010 av Kaymeerah

[Anders Jensen]

Du mener det er tilfeldig at alle moderne CISC prosessorer er RISC prosessorer med en front-end for konvertering, eller tror du de gjør det bare på gøy? Ja CISC er et gedigent problem. Generer masse problem både for kompilator og CPU.

 

ARM er forøvrig RISC, men har likevel blitt ganske rotete over tid og med 40bit addresseringen blir det enda værre. Komemr vel en litt ryddigere 64bit versjon senere. Kan ikke si jeg ser den helt store fordelen med ARM på desktop per i dag, men det har jeg vel heller aldri påstått?

[Kaymeerah]

Nei, du har ikke påstått det, men poenget mitt var det at vi har ikke mye mer enn CISC å bruke på desktop. CISC er det beste vi har for øyeblikket, og da du sa at CISC var ett problem måtte jeg bare skyte inn at det hadde vært mer problemer med RISC til desktop bruk.

 

Selvfølgelig er CISC ett helvete å programmere til, spesielt det å programmere en kompilator selv er vanskelig på CISC, og blir bare verre med dagens flerkjerner CPUer.

Endret 27. august 2010 av Kaymeerah

[Harkonnen]

Hyperthreading er ikke en variant av SMT det er kun et merkenavn. Det finnes per i dag 4 helt ulike implementasjoner av Hyperthreading hvorav to er SMT og to er SoE-MT. Jeg tror fortsatt AMD ville tjent mye på en eller annen form for MT, men det er godt mulig SMT ikke er riktig vei å gå. SoE-MT er et nokså interessant alternativ, særlig i kombinasjon med run-ahead execution, emn det passer litt dårlig på en tomasulo maskin, som er mest populært i dag enten det er snakk om AMD, Intel, IBM, x86 eller Power. Foreløpig har det ikke vært gjort noen veldig gode implementasjoner av SoE-MT. Det er en rimelig OK implementasjon på Tukwilla, men det er i utgangspunktet en fintuning av en ettermontert MT på kjernen og bærer naturlig nok preg av det. Litt for mange bobler i pipen ved hvert kontekst switch osv.

 

Nå er du litt vrang synes jeg, men ok. HyperThreading er Intels merkenavn på metoder som tillater flere logiske kjerner. Den klassiske implementasjonen er en vel en SMT-sak, som egentlig ikke er veldig bra. Poenget mitt er at det virker som AMD prøver å rette på noen av svakhetene til denne ved å planlegge instruksjoner fra ulike tråder på separate pipelines. I motsetning til å planlegge instruksjoner fra ulike tråder på en enkelt pipeline i samme tidssteg.

 

Men det virker egentlig ganske håpløst å duplikere store deler av en kjerne uten å ta steget helt ut og lage rene integerkjerner.

[Harkonnen]

Nei, du har ikke påstått det, men poenget mitt var det at vi har ikke mye mer enn CISC å bruke på desktop. CISC er det beste vi har for øyeblikket, og da du sa at CISC var ett problem måtte jeg bare skyte inn at det hadde vært mer problemer med RISC til desktop bruk.

 

Selvfølgelig er CISC ett helvete å programmere til, spesielt det å programmere en kompilator selv er vanskelig på CISC, og blir bare verre med dagens flerkjerner CPUer.

Problemet med RISC har vel stort sett vært pris. Og Intel har klart å produsere store kvanta av billige x86 prosessorer og dermed utkonkurrert RISC i desktopmarkedet, dessverre.

[Kaymeerah]

Problemet med RISC har vel stort sett vært pris. Og Intel har klart å produsere store kvanta av billige x86 prosessorer og dermed utkonkurrert RISC i desktopmarkedet, dessverre.

 

 

Jeg har da fått med meg at x86 og CISC generelt yter bedre til veldig komplekse oppgaver.