PCI 32/64 bit - Forskjell?

[Muffinman]

Tar sjansen på at dette har nok med hovedkort å gjøre til at det passer her.

 

Etter å ha lest en veldig interessant test av Cheetah 15.3 hvor kontrolleren stod på en 64 bits pci slot fant jeg ut at jeg antageligvis har noen huller i kunnskapen

 

Hovedsaklig lurer jeg på forskjell på båndbredde 32 kontra 64 bits. Videre lurer jeg på om det har vært et slags "generasjons-skifte" underveis som jeg ikke har fått med meg og at alle hk leveres med 64-bits, eller er 64 bits pci veldig nytt? Hvilke kort har dette i så fall?

 

Føyer til at jeg er klar over at PCI-Express kommer til å gjøre sitt inntog i løpet av året, men det er vel ikke dette man mener med 64 bits pci?

[Mr.Elendig]

64bit pci slott er ikkje noko nytt. Det dukka opp kort etter at 32 bit pci kom på markede.

64 bit pci bus er først og fremst retta mot servermarkede, kor man trenger stor båndbredde over pci slotten, t.d. hvis man har scsi kort med eit par tre disker på.

Det er tvilsomt om 64 bit pci kommer til å verte brukt (i stor skala) på hk for desktop pc'er i løpet av dei neste 2-3 åra.

 

 

Edit:

 

Nokre kinker til info om pci-express:

http://www.pcisig.com/home

http://www.intel.com/technology/pciexpress/

http://ad.doubleclick.net/adi/xtrm.dart/co...;ord=5086175800?

 

Nokre linker om 64bit pci:

http://www.adaptec.com/worldwide/product/m...rodkey=pci64bit

[ØysteinI]

64-bits PCI eller PCI-X som den egentlig heter er i prinsippet ganske så lik som "vanlig" PCI. Busbredden har blitt økt fra 32 til 64 bit. I tillegg er det vanlig at PCI-X spor også kan operere på 66Mhz (mot "vanlig PCIs" 33Mhz). På skikkelig grom-hovedkort finner man også PCI-X spor som støtter 100Mhz og 133Mhz.

 

PCI-X finner du idag kun på serverhovedkort eller hovedkort for kraftige arbeidsstasjoner, ingen "vanlige" chipset har støtte for PCI-X. For P3 er det vel kun ServerWorks som lager chipset med PCI-X. For Socket-A har vi AMD MP og AMD MPX... og P4 Xeon har litt diverse (husker ikke navnet på noen i farta). Med andre ord er det kun dyrere hovedkort som har PCI-X.

 

Når det gjelder PCI-Express, så er ikke det det samme som 64-bit PCI / PCI-X. PCI-X stopper på 1066MB/s (for 64-bit/133Mhz), mens PCI-Express skal kunne skaleres opp til å takle 16GB/s. PCI-Express vil først få sitt inntog i "high-end" delen av dataindustrien, men det er den delen idag som bruker bla. PCI-X. Så om jeg skulle gjette, ville jeg si at PCI-X døde ut først, til fordel for PCI-Express. Så vil det komme hovedkort etterhvert med både PCI-Express og "vanlig" PCI, på samme måte som vi hadde hovedkort med både PCI og ISA. Og etter at det har gått mange år, såååå finner vi hovedkort som BARE har PCI-Express.

[Mr.Elendig]

Her er ein liten ctrl-v ctrl-c frå den første linken.

Eg trur eg går og kjøper meg eit hk med pci-e og 32 kanaler. 16 gigabytes/second hadde vært fint

 

Q2: What is the PCI Express Architecture?

A2: The PCI Express Architecture is an open specification designed from the start to address the wide range of current and future system interconnect requirements of multiple market segments in the computing and communications industries. The PCI Express Architecture defines a flexible, scalable, high-speed, serial, point-to-point, hot pluggable/hot swappable interconnect that is software-compatible with PCI. The PCI Express name and the PCI Express logo are trademarks of the PCI-SIG.

 

Q8: What are the key differences between serial and parallel bus architectures?

A8: Serial bus architectures delivery more bandwidth per pin than parallel bus architectures, and they scale more easily to higher bandwidths. Serial bus architectures enable a network of dedicated point-to-point links between devices as opposed to the multi-drop basis of parallel bus architectures. This eliminates the need for bus arbitration, provides deterministic low latency, and greatly simplifies hot plug/hot swap system implementations.

 

Q9: What are the key features of the PCI Express Architecture Base Specification?

A9: Key features of the PCI Express Architecture Base Specification are:

- Compatibility with current PCI enumeration and software device driver models, providing a smooth transition to new hardware while allowing software to evolve to take advantage of new and extended PCI Express Architecture features.

- Each point-to-point interconnect may have 1, 2, 4, 8, 12, 16, or 32 dual simplex 2.5 Gbps lanes (2.0 Gbps effective rate), providing scalable bandwidth to 128 Gbps (16 gigabytes/second) between nodes.

- Predictable low latency to enable applications requiring isochronous data delivery.

- Optimum bandwidth per pin to enable unique and small form factors, simplify board design and signal routing, and reduce signal integrity issues.

- A layered architecture that enables Physical layer attachment to copper, optical, and emerging physical signaling media to allow migration to future transmission and encoding schemes without impacting the Data Link or Transaction layers.

- Quality of Service (QoS) attributes.

- Native Hot Plug/Hot Swap capability.

- Native Power Management capability.

- Extended configuration attributes.

 

Q10: How does the PCI Express Architecture deliver optimum bandwidth per pin and why is this important?

A10: The PCI Express Architecture addresses many of the limitations of parallel bus architectures by utilizing today?s common SERDES technology and 8B/10B data encoding to create a 2 differential pair, 4-pin, 2.5 Gbps (2.0 Gbps effective rate), dual simplex serial data stream with an embedded clock. The PCI Express Architecture also eliminates all PCI/PCI-X sideband signal pins, mapping the equivalent functionality into data packets. A typical 64-bit, 133MHz PCI-X 1.0 device provides approximately 11.5 megabyte/second (MBs) of bandwidth per signal pin [1,064 MBs/93 signal pins]. By comparison, the PCI Express Architecture provides 125 MBs bandwidth per signal pin [(2 directions * 2 Gbps/direction * 1000 Mbs/Gbs) / (8 bits/byte * 4 signal pins)]. In addition to the cost savings of reduced pin counts, the PCI Express Architecture?s optimum bandwidth per signal pin allows flexible I/O partitioning that enables split systems as well as end-user access to hotswappable PCI Express expansion modules.

[Muffinman]

Takker for gode svar. Da har jeg altså ikke gått glipp av noe vesentlig. Mye lærerikt under linkene likevel.

 

Kommer til å kjøpe meg en U320 kontroller, greit nok at pci-bussen ikke har båndbredde nok til å utnytte kontrolleren, men ved overføring mellom diskene vil det vel være greit. Likeledes er det ok å ha et kort som kan brukes på neste hovedkort også...

 

Ser ut som om det er litt bortkastet å sette to Cheetah 15.3 i raid 0, for 32 bits pci vil begrense båndbreddemessig. Men jeg har lyst til å prøve likevel...om ikke annet for å se hvor det ender.

 

Ihvertfall er det lite matnyttig å kjøre en slik disk på en UW2-kontroller, får halve scoren og under det i visse disipliner i sandra i forhold til HW.no testen...

[Mr.Elendig]

PCI bussen vil nok ikkje sinke systemet før du får 3+ disker

1 eller 2 går nokk greit uten at du merker noko serlig forskjell.

[Muffinman]

Er faktisk ikke helt sikker på det, Seagates siste utgave av 15.000 rpm diskene yter faktisk så bra at hvis båndbredden på pci er 133 MB/s, så blir det en begrensende faktor med 2 slike i raid 0.